基于FPGA的慣性平臺測試保護電路設計

毛端海，董金龍，龍 瓊

（1.第二炮兵工程大學 陜西 西安 710025；2.海軍兵種指揮學院 廣東 廣州 510430）

慣性平臺是導彈、航空飛機、運載火箭等飛行器中制導與控制系統中的核心部件，主要是為相關飛行器建立慣性空間的方位和姿態角基準[1]，包括陀螺儀、加速度計和伺服回路。陀螺儀測量飛行器相對慣性空間的角度、角速度，加速度計測量飛行器相對慣性空間的速度和加速度[2]。陀螺儀、加速度計能否正常工作直接關系著飛行器的可靠性。

慣性平臺失穩倒臺、加速度計飛轉是慣性平臺測試和正常工作中應重點防范的故障[3]。當外部環境過載或穩定回路的某一環節發生故障時，可能導致系統不穩定發散或開環，引起環架（常平架）伺服電機單向驅動，造成平臺環架從原來的穩定位置向某一邊快速轉動倒下，由于慣性平臺上環架和陀螺具有的交耦性，在高速率的情況下，會引發其它各環架伺服回路的同時倒環，這就是所謂的慣性平臺失穩倒臺。如果不及時切斷電源，會對慣性平臺上的慣性器件造成致命性損傷[4]。

加速度計飛轉主要是針對陀螺擺式加速度計，通常由于加速度計回路故障，或陀螺激磁電源異常，使得加速度計輸出的加速度明顯超出加速度計的正常測量值，則說明陀螺發生了飛轉，時間稍長會造成陀螺的嚴重磨損。

為防止慣性平臺倒臺、加速度計飛轉造成的巨大損失，通常在研制慣性平臺測試系統時，都會加入測試保護電路。相對于傳統的單片機電路，現場可編程門陣列FPGA具有集成度高、處理能力強、運行速度快、靈活可重配置、實驗風險小等優點[5]，在復雜數字系統中得到了越來越廣泛的應用。本文結合某型平臺通用測試系統的研制，設計了基于FPGA慣性平臺測試的保護電路。

1 保護原理

平臺失穩倒臺保護原理：對姿態角進行實時檢測，判斷短時間內姿態角的變化率，即角加速度是否超過設定的閾值。若超出，則輸出保護信號，斷開平臺穩定回路供電，從而實現倒臺保護。

加速度計防飛保護原理：利用計數器對加速度計輸出脈沖進行定時計數，并設定計數溢出值。如果加速度計工作正常，在規定時間內計數便不會產生溢出；當加速度計出現飛轉時，輸出脈沖頻率將明顯增大，從而可能使計數器計滿溢出，FPGA響應溢出信號，輸出保護信號，切斷加速度計回路供電，防止加速度計飛轉。

2 硬件設計

某型慣性平臺構成包括3個動力調諧陀螺儀和2個撓性擺式陀螺加速度計、一個石英加速度計，其中石英加速度計不需要設計保護電路。平臺測試保護電路則對應包括陀螺儀保護電路和加速度計保護電路。

2.1 陀螺儀保護電路

平臺輸出的X、Y、Z姿態角信號實際是以各自通道的開門脈沖、關門脈沖兩路信號輸出的。任一通道的保護電路如圖1所示。82C54的一個16位計數器即可滿足一個通道的姿態角計數[6]。

開關門信號經異或門后，再與開門信號相與，作為82C54的GATE端信號。開門脈沖到來后，82C54計數器的GATE端變為高電平，使82C54計數器開始計數，關門脈沖到來后，82C54計數GATE端變為低電平，使82C54計數器停止計數，FPGA查詢到該通道計數結束后，讀取該通道的計數值，經過計算可以得到姿態角的大小，進一步計算出角速度。

圖1 陀螺儀保護電路圖Fig.1 Gyroscope protection circuit

2.2 加速度計保護電路

加速度計保護電路如圖2所示。

圖2 加速度計防飛保護電路圖Fig.2 Circuit of preventing accelerometer turning to fly

每個陀螺[7]加速度計的輸出包括正計數脈沖和負計數脈沖兩路信號。兩個加速度計的四路脈沖分別送到兩片82C54的4個計數通道CLK端，各通道采用方式0，并設定82C54計數溢出值（對應的是加速度的保護閾值）。

一旦陀螺加速度計發生飛轉，必然引起4個計數通道中某一路溢出，經過三個或門的求和判斷，形成一個中斷請求信號，FPGA響應這一中斷，立即控制繼電器切斷加表回路電源，使加速度計的陀螺停止轉動，從而保護加速度計。

2.3 FPGA的選取

目前，主要的FPGA供應商有Xllinx公司、Altera公司、Lattic公司和Actel公司，其中Xllinx公司和Altera公司的規模最大，能提供器件的種類非常豐富。Altera公司的主流器件有 CycloneⅡ，CycloneⅢ，StatixⅡ，StatixⅡGX，StatixⅢ和 StatixⅢGX等系列，其中CycloneⅡ和CycloneⅢ系列主要應用于邏輯設計和簡單的數字信號處理，StatixⅡ和StatixⅢ系列主要應用于高速復雜數字信號處理和高速邏輯設計，StatixⅡGX和StatixⅢGX系列主要應用于通訊領域；Xllinx公司的主流器 件 有 Spartan-3E，Spartan-3A，Virtex-4LX，Virtex-4SX，Virtex-4FX，Virtex-5LX，Virtex-5SX 和 Virtex-5FX 等系列，其中Spartan-3E和Spartan-3A系列主要應用于邏輯設計和簡單數字信號處理，Virtex-4LX和Virtex-5LX系列主要應用于高速邏輯設計，Virtex-4SX和Virtex-5SX系列主要應用于高速復雜數字信號處理，Virtex-4FX和Virtex-5FX系列主要應用于嵌入式系統。

綜合考慮保護電路的設計要求、成本、運行環境等各方面因素，最終選定Altera公司CycloneⅡ系列中的EP1C6作為保護電路中的FPGA。

3 軟件設計

圖3 主程序流程圖Fig.3 Main program flow chart

主程序流程如圖3所示，其主要功能有：1）對計數芯片82C54的控制。2）在82C54完成計數后讀取計數值。3）判斷姿態角速率是否超差。4）進行保護控制。

用于姿態角計數的82C54 3個通道采用方式4，并設置一個足夠大的計數初值，該初值足以保證在姿態角一個開關門脈沖周期內計數不會溢出。

EP1C6通過時鐘分頻設置時長為20 ms的中斷，中斷子程序流程如圖4所示。

圖4 中斷響應子程序流程圖Fig.4 Interrupt response subroutine flow chart

4 結束語

文中已為某慣性平臺的測試系統設計了測試保護電路，完成了電路板的編程和調試工作，并在該平臺上進行了相關實驗。從實驗結果來看，當出現平臺倒臺、加表飛轉時，測試保護電路能夠及時切斷平臺伺服回路電源，有效保護了平臺中的慣性器件。

[1]孫保和，楊朋軍.慣性平臺臺體動態分析及動力修改[J].彈箭與制導學報，2006，26（3）：53-58.

SUN Bao-he，YANG Peng-jun.Dynamic analysis and modification for inertial platform[J].Journal of Projectiles Rockets Missiles and Guidance，2006，26（3）：53-58.

[2]翟兆松，毛端海，李世平，等.慣性平臺防倒臺保護電路設計[J].電子科技，2010，23（11）：77-79.

ZHAI Zhao-song，MAO Duan-hai，LI Shi-ping，et al.Design of a protection circuit to avoid collapse of the inertial platform[J].Electronic Science and Technology，2010，23（11）：77-79.

[3]陳乃川.平臺防飛的軟件設計依據[J].航天控制，1994（4）：19-21.

CHEN Nai-chuan.The basis for designing a software to prevent a platform from runaway[J].Aerospace Control，1994（4）：19-21.

[4]趙春海.一次慣性平臺失穩倒臺故障分析[J].導彈與航天運載技術，1999（2）：22-25.

ZHAO Chun-hai.The trouble analysis of an inertial platform running away because of M is-stability[J].Missles and Space Vehicles，1999（2）：22-25.

[5]童鵬，胡以華.FPGA器件選型研究[J].現代電子技術，2007（20）：66-68.

TONG Peng，HU Yi-hua.Studying about the selection of FPGA devices[J].Modern Electronics Technique，2007（20）：66-68.

[6]劉強，王躍明，劉銀年.82C54在電機測速電路中的應用[J].傳感器與微系統，2008，27（2）：109-111.

LIU Qiang，WANG Yue-ming，LIU Yin-nian.Application of 82C54 in electromotor-speed-detecting circuit[J].Transducer and Microsystem Technologies，2008，27（2）：109-111.

[7]程龍，周海淵，吳旭賢.靜電陀螺監控器陀螺控制信號自動化檢測系統設計[J].現代電子技術，2012（6）：176-178.

CHENG Long，ZHOU Hai-yuan，WU Xu-xian.Design of automatic test system for gyro control signals of ESGM[J].Modern Electronics Technique，2012（6）：176-178.