基于EDA技術的數字電路課程設計

包秀榮

（內蒙古師范大學 物理與電子信息學院，內蒙古 呼和浩特 010022）

《數字電路》是高等院校電子信息類專業的重要專業基礎課，其課程設計是實踐教學環節的重要組成部分，它給學生提供了理論聯系實際、加深認識、開拓思維的機會。隨著計算機技術和電子技術的不斷發展，傳統的數字電路課程設計方式在很多方面落后于現代教育形式的發展，成為現代化教育和培養創新人才的阻力。進入21世紀后，EDA技術得到了長足的發展，在數字電路課程設計中引入EDA技術的新教學模式成為必然趨勢。本文結合實際教學工作，舉例闡述了基于EDA技術的數字電路課程設計的實現方法，實踐證明其對提高課程設計的教學質量和培養創新型人才都有重要作用。

一、數字電路課程設計中引入EDA技術的必要性

數字電路課程設計中要求學生運用電子技術課程中有關的理論知識和實驗方法完成一些綜合性較強的設計課題。目前在數字電路課程設計教學中，有些院校仍然采用74系列固定功能標準芯片來實現設計功能。在了解課題原理和熟悉標準芯片功能的基礎上，“自底而上”地設計數字系統。當設計的數字電路系統比較復雜，需要多個集成芯片和大量連線時，就增加了設計電路板的難度和故障調試難度，延長設計周期，降低了學生的學習興趣，同時.常用中小規模集成芯片的大量重復使用也大大增加了設計成本。特別是隨著學生數量的劇增，由于教學經費的原因而無法提供足量的所需芯片，再加上實驗場地和實驗時間的制約，以及輔導教師的缺少等因素，使得課程設計題目受限制，設計方案雷同，缺少個性，設計過程枯燥，學生的綜合能力和創新能力的培養嚴重受到阻力，課程設計的教學目標不能很好的實現。因此在數字電路課程設計中引入EDA技術，改革傳統的課程設計方法已經成為一種趨勢。IspLever是Lattice公司最新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式，能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線，并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的Synplify綜合工具和Lattice的ispVM器件編程工具。IspLever軟件提供給開發者一個簡單而有力的工具，其界面友好，集成化程度高，是最易學、最易用的可編程邏輯器件開發軟件。利用它所配備的編輯、編譯、仿真、綜合、芯片編程等功能，可以完成數字電路從設計、檢查、模擬到下載的全過程。因此特別適合作為數字電路系統的設計和開發軟件。在系統可編程邏輯器件（In-System Programmable PLD，ISP-PLD）是90年代推出的新型的可編程邏輯器件，其最大特點是編程時既不需要使用編程器，也不需要將它從所在的系統板上取下，可以直接焊接在印刷電路板上，然后通過計算機的并口和專用的編程電纜對焊接在電路板上的ISP器件進行多次編程，對其邏輯功能進行修改，從而加快了數字系統的調試過程，提高了可靠性并避免對可編程器件造成機械損壞。PLD具有可重復使用、低投入、高性能、高密度、開發周期短等諸多優點，不需要任何投片費用。

二、EDA技術在數字電路課程設計中的應用實例

下面采用“自頂而下”層次化的設計方法，以DJ-E801型實驗開發系統和IspLever3.0EDA開發軟件設計時鐘為例，介紹基于EDA技術的數字電路系統設計的方法。運用此種方法進行課程設計時，需要先學習IspLever3.0軟件和Schematic的編程方法，掌握DJ-E801型實驗開發系統的使用。

1.設計要求。設計一個多功能數字鐘。系統能進行正常的時、分、秒計時功能，分別由6個數碼管顯示24小時、60分鐘、60秒鐘的計數器顯示；能利用實驗系統上的按鍵實現“校時”“校分”功能：（1）按下“SA”鍵時，計時器迅速遞增，并按24小時循環，計滿23小時后再回00。（2）按下“SB”鍵時，計分器迅速遞增，并按59分鐘循環，計滿59分鐘后再回00，但不向“時”進位。（3）按下“SC”鍵時，秒清零。（4）要求按下“SA”、“SB”或“SC”均不產生數字跳變（“SA″、“SB”、“SC”按鍵是有抖動的，必須對其消抖動處理）；能利用揚聲器做整點報時：（1）當計時到達59’50”時開始報時，在59’50”、52”、54”、56”、58”鳴叫，鳴叫聲頻可為lKHz；（2）到達59’60”時為最后一聲整點報時，整點報時是頻率可定為500Hz。

2.設計思路。本設計中采用“自頂向下”的層次化、模塊化的設計思路，將系統分為cdu24、cdu60、cdu60s、control等四個模塊，再將其在頂層連結起來，完成系統功能。

下面介紹各個模塊所完成的功能。cdu24在clk1的激勵下有24進制計數功能，sa=1時在clk2的激勵下快速24進制計數，能完成校時功能。cdu60在clk1的激勵下有60進制計數功能，ss=1時在clk2的激勵下快速60進制計數，但無進位，完成校分功能。cdu60s在clk1的激勵下有60進制計數功能，clr=1時秒清零即可。Control主要完成報警功能。

3.功能仿真。運行ispLEVER軟件，建立一個新工程，然后在該工程下新建schematic文件，輸入原理圖以clk.sch文件保存，設為頂層，進行編譯，對照設計要求查看仿真結果。電路仿真結果正確后，其硬件的實現是Lattice公司的CPLD芯片ispLSI1032E-70LJ-84下載實驗板。設置芯片屬性及引腳分配，執行編譯綜合后產生下載文件，將其在線下載到下載板，經過硬件驗證完全符合設計要求。

在上面的例子中，若采用傳統的74系列中小規模集成器件來實現，電路結構復雜很多，難以調試，幾乎是“紙上談兵”的設計，設計過程枯燥乏味。基于EDA的數字電路設計采用“自頂向下”的設計方法，具有便于層次式、結構化的設計思想，設計周期短，可以對每一層進行仿真驗證，設計電路錯誤可以在早期發現，提高了設計的正確性，邏輯綜合之前的設計工作與具體的實現工藝器件等無關。因此，設計的可移植性好。為了提高數字電路教學的質量，培養能適應電子技術發展趨勢的創新人才，將EDA技術引入數字電路課程設計中，不僅可以很好地鍛煉學生的綜合設計開發能力和動手能力，激發他們的學習興趣，還可以大大節約數字電路課程設計實驗的成本，提高設計效率。

[1]林敏，方穎立.VHDL數字系統設計與高層次綜合[M].北京：電子工業出版社，2002.

[2]黃招娣，黃德昌.數字邏輯設計與EDA仿真實驗教學的實踐與探索[J].華東交通大學學報，2007，24（12）.

[3]郭永貞.數字電路實驗與EDA技術[M].南京：東南大學出版社，2010.