廣義多相濾波及其應(yīng)用

(中國電子科技集團(tuán)公司第三十八研究所,安徽合肥230088)

0 引言

在雷達(dá)、電子對(duì)抗、成像等系統(tǒng)的應(yīng)用中,數(shù)字接收機(jī)面臨著帶寬不斷加大的挑戰(zhàn),這同時(shí)給模數(shù)變換器件(ADC)和數(shù)字信號(hào)處理器件帶來了很大困難。隨著ADC技術(shù)的高速發(fā)展,數(shù)字信號(hào)處理器件對(duì)數(shù)字接收機(jī)帶寬的制約尤為明顯。多相濾波理論的提出有效緩解了數(shù)字信號(hào)處理器件對(duì)寬帶數(shù)字化接收的制約,其濾波器位于抽取器之后,即濾波是在降速之后進(jìn)行的,這就大大降低了對(duì)器件處理速度的要求,提高了系統(tǒng)的實(shí)時(shí)處理能力[1-2]。多相濾波的本質(zhì)是,在進(jìn)行數(shù)字濾波的同時(shí)實(shí)現(xiàn)了抽取。多相濾波之所以能夠提高系統(tǒng)的實(shí)時(shí)處理能力,也正是由于這種同時(shí)進(jìn)行的“抽取”操作,可以說,抽取是多相濾波的“牛鼻子”。

傳統(tǒng)多相濾波算法將濾波處理的速度降為輸入信號(hào)速度的1/D(D為多相分解的階數(shù)),并實(shí)現(xiàn)了D倍抽取,即多相分解的階數(shù)與抽取比是一致的[3]。在工程實(shí)踐中,這只是情形之一,另一個(gè)經(jīng)常遇到的情形是,多相分解的階數(shù)與所需的抽取比并不一致。筆者在研究傳統(tǒng)多相濾波算法的基礎(chǔ)上,試圖通過一種“廣義多相濾波”的概念,為這兩種情形找到一種統(tǒng)一的表述方式,即,使得多相濾波在實(shí)現(xiàn)D倍降速(D為多相分解的階數(shù))的同時(shí)進(jìn)行K倍抽取(K為抽取比,D=K或者D≠K)。

1 廣義多相濾波

在使用多相濾波時(shí),人們對(duì)輸入數(shù)據(jù)進(jìn)行多相分解,并對(duì)多相分解后的各路數(shù)據(jù)進(jìn)行分支濾波,以此實(shí)現(xiàn)所需處理速度的下降,如圖1所示,虛線框內(nèi)即為多相分解的過程[4]。在寬帶數(shù)字接收的工程實(shí)際中,ADC采樣后得到的高速數(shù)字信號(hào)在進(jìn)入數(shù)字信號(hào)處理器件時(shí)往往需要進(jìn)行串并轉(zhuǎn)換,這一串并轉(zhuǎn)換過程正好實(shí)現(xiàn)了多相濾波所需的多相分解操作[5]。

圖1 傳統(tǒng)多相濾波過程

一般而言,多相分解的“階數(shù)”由兩個(gè)因素決定,一是數(shù)字信號(hào)處理器件的處理速度,二是實(shí)現(xiàn)多相分解的硬件結(jié)構(gòu)。第一個(gè)因素順理成章,這里對(duì)第二個(gè)因素舉例說明。

某L波段數(shù)字接收機(jī),需要對(duì)中心頻率1 200 MHz、帶寬300 MHz的信號(hào)進(jìn)行直接采樣和數(shù)字下變頻,使用現(xiàn)場(chǎng)可編程門陣列(FPGA)作為數(shù)字信號(hào)處理器件,在FPGA中對(duì)ADC送來的高速數(shù)字信號(hào)進(jìn)行串并轉(zhuǎn)換。為了減少芯片輸出引腳數(shù),便于板級(jí)集成,ADC輸出的高速數(shù)據(jù)采用DDR格式,在這一前提下,集成在該FPGA中的串并轉(zhuǎn)換器,其轉(zhuǎn)換比只能是固定的4,6,8三種。設(shè)計(jì)者別無選擇,只能進(jìn)行這三種階數(shù)的多相分解,這就是多相分解的階數(shù)受實(shí)際硬件結(jié)構(gòu)影響的典型情形。

對(duì)于一個(gè)多速率信號(hào)處理系統(tǒng),其抽取比主要由采樣率和信號(hào)帶寬決定,比如在上述數(shù)字接收機(jī)中,當(dāng)采樣率為960 MHz時(shí),抽取比不能超過3,否則便不能滿足系統(tǒng)帶寬對(duì)輸出信號(hào)速率的需求。當(dāng)然,人們可以通過將串并轉(zhuǎn)換后的數(shù)據(jù)再進(jìn)行并串轉(zhuǎn)換的方式來實(shí)現(xiàn)數(shù)據(jù)的“提速”,可是這意味著系統(tǒng)需要更高速度的數(shù)字信號(hào)處理器件。

針對(duì)這里遇到的多相分解的階數(shù)D與抽取比K不一致的情形,筆者設(shè)想,為了實(shí)現(xiàn)對(duì)D階多相分解數(shù)據(jù)的K倍抽取(K≤D、P=D/K為正整數(shù)),可以在傳統(tǒng)多相濾波的基礎(chǔ)上進(jìn)行P-1倍“補(bǔ)相”操作,使其輸出為并行的P路數(shù)據(jù)。如圖2所示,圖中X′(n)為抽取結(jié)果,X″(n)為補(bǔ)相結(jié)果,只需找出X′(n)和X″(n)的關(guān)系即可由傳統(tǒng)多相濾波的結(jié)果得到各路補(bǔ)相輸出,從而達(dá)到進(jìn)行K倍抽取(K≤D)的目的。

圖2 “補(bǔ)相”示意圖

我們首先從頻域考察如圖3所示的兩個(gè)過程。

圖3 濾波抽取及延遲后濾波抽取過程

假設(shè)圖中X(n),Y(n),Y D(n),X′(n),Y′(n),Y′D(n)的z變換分別為X(z),Y(z),Y D(z),X′(z),Y′(z),Y′D(z),其 傅 里 葉 變 換 分 別 為X(ejω),Y(ejω),Y D(ejω),X′(ejω),Y′(ejω),Y′D(ejω),并設(shè)圖中FIR濾波器的單位脈沖響應(yīng)為H(n),其z變換、傅里葉變換分別為H(z),H(ejω),則

而X′(z)=X(z)z-N,代入上式,可得

因此Y′D(n)的傅里葉變換為

考慮其傅里葉變換的周期性,可以只關(guān)注(-π,π)之間的頻譜,即令i=0,同時(shí)省去常數(shù)因子,此時(shí)

將N=K?i(K為抽取比)代入式(6)中,即可得到,第i路補(bǔ)相輸出的頻譜為普通多相濾波輸出乘以,這本質(zhì)上就是一個(gè)相移的過程,將這一過程與分支濾波過程的順序進(jìn)行顛倒,即可得到如圖4所示的結(jié)構(gòu)。如前所述,虛線框中的過程由數(shù)字信號(hào)處理器件的串并轉(zhuǎn)換器完成。

圖4 多相濾波的第i路補(bǔ)相輸出頻譜(i=0,1,…,P-1)

為了探求圖4所述濾波處理結(jié)構(gòu)的實(shí)現(xiàn)途徑,考察傳統(tǒng)多相分解得到的分支數(shù)據(jù)的頻譜,分別將多相分解及隨后的分支濾波分為P組,每組K個(gè)分支(K=D/P),如圖5所示,其中,每個(gè)分支數(shù)據(jù)的頻譜如圖中所述。由圖5可知,為了得到圖4所述結(jié)構(gòu)的處理結(jié)果,可以將多相分解的分組結(jié)果和分支濾波的分組結(jié)果重新進(jìn)行組合,并對(duì)部分分支進(jìn)行一個(gè)節(jié)拍延遲,再進(jìn)行對(duì)應(yīng)分支濾波,如圖6所示。

圖5 多相濾波的分組及頻譜

圖6 第i路補(bǔ)相結(jié)果的產(chǎn)生

由此可得到廣義多相濾波的具體步驟如下：

a) 進(jìn)行傳統(tǒng)多相分解。

b) 將多相分解的結(jié)果分為P組,每組K個(gè)分支。

c) 將分組結(jié)果按圖6所示順序重新組合,將部分分組(如圖6所示)寄存,進(jìn)行分支濾波,得到第i路補(bǔ)相結(jié)果。

d) 按照c)所述重復(fù)進(jìn)行所需的各路補(bǔ)相,將各路補(bǔ)相結(jié)果并行輸出。

2 基于廣義多相濾波的L波段數(shù)字接收機(jī)

2.1 數(shù)字接收機(jī)架構(gòu)

以上文所述L波段數(shù)字接收機(jī)為例,該數(shù)字接收機(jī)對(duì)L波段的寬帶信號(hào)進(jìn)行直接采樣,中心頻率1.2 GHz,帶寬300 MHz,采樣時(shí)鐘960 MHz,在FPGA中完成寬帶數(shù)字接收處理后使用光纖送出基帶信號(hào),基于廣義多相濾波構(gòu)建數(shù)字接收機(jī),如圖7所示。

圖7 基于廣義多相濾波的數(shù)字接收機(jī)架構(gòu)

ADC采用某公司XXX190芯片,該芯片模擬帶寬達(dá)3 GHz,可以對(duì)四路信號(hào)同時(shí)進(jìn)行1.25 GHz采樣。該芯片輸出為串行高速lvds信號(hào),以DDR模式傳輸。為了滿足高速源同步系統(tǒng)的應(yīng)用需求,所用FPGA中集成了具有專用時(shí)鐘和邏輯性能的串并轉(zhuǎn)換器,當(dāng)輸入數(shù)據(jù)采用DDR模式時(shí),該串并轉(zhuǎn)換器的轉(zhuǎn)換比可以為4,6,8。考慮到后續(xù)處理資源的使用,選用的轉(zhuǎn)換比為6,此時(shí)串并轉(zhuǎn)換器的輸出為6路160 MHz并行數(shù)字信號(hào)。

由于采樣頻率和信號(hào)中心頻率之間正好滿足最佳采樣率的要求,在進(jìn)行數(shù)字混頻時(shí)可以避免乘法器的使用,直接與“1,0,-1,0”和“0,-1,0,1”相乘即完成數(shù)字混頻和正交變換。這里不難根據(jù)前述的串并轉(zhuǎn)換比推導(dǎo)出每一路160 MHz信號(hào)的轉(zhuǎn)換規(guī)律,比如第一路應(yīng)依次乘以“1,-1,1,-1…”第二路為全0,以此類推。

在該數(shù)字接收機(jī)中,信號(hào)帶寬達(dá)300 MHz,這就決定了該數(shù)字接收機(jī)的抽取比不能大于3。但是,由于硬件的限制,無法直接進(jìn)行轉(zhuǎn)換比為3的串并轉(zhuǎn)換。解決該問題有兩個(gè)途徑,一是將轉(zhuǎn)換后的數(shù)據(jù)提速,由此帶來的問題是處理速度的提高,這將是數(shù)字信號(hào)處理器件面臨的嚴(yán)重挑戰(zhàn)。本文使用的是另一個(gè)辦法,即基于廣義多相濾波進(jìn)行系統(tǒng)架構(gòu),多相分解因子D=6,抽取因子K=3,需進(jìn)行P=2倍補(bǔ)相。廣義多相濾波共輸出2路信號(hào),整個(gè)數(shù)字接收機(jī)輸出4路i/q信號(hào),每路信號(hào)速率為160 M Hz,這里數(shù)字濾波的速率仍然為160 M Hz,可以有效緩解對(duì)數(shù)字信號(hào)處理器件的速度要求。同時(shí),廣義多相濾波還為實(shí)際應(yīng)用提供了更多的選擇。比如,當(dāng)帶寬更寬時(shí),可以令K=1,P=6,即不對(duì)數(shù)據(jù)進(jìn)行抽取,但是同樣可以通過多相分解降低處理速率,而當(dāng)帶寬更窄時(shí),可以令K=6,P=1,此時(shí)成了傳統(tǒng)的多相濾波,它是廣義多相濾波的一個(gè)特例。由此可見,設(shè)計(jì)者可以在廣義多相濾波概念的框架內(nèi)靈活進(jìn)行速度與面積的互換。

2.2 仿真驗(yàn)證

為了對(duì)所述廣義多相濾波及數(shù)字接收機(jī)進(jìn)行驗(yàn)證,使用Matlab軟件產(chǎn)生測(cè)試數(shù)據(jù),使用Verilog語言實(shí)現(xiàn)上述功能模塊,在目標(biāo)芯片中進(jìn)行布局布線,將產(chǎn)生的網(wǎng)表文件和測(cè)試數(shù)據(jù)一起導(dǎo)入Modelsim軟件進(jìn)行仿真,并使用Matlab讀出仿真結(jié)果。

假定輸入信號(hào)頻率為1350 MHz,載頻為1200 MHz,按上述架構(gòu)實(shí)現(xiàn)數(shù)字接收機(jī),其中廣義多相濾波的階數(shù)為96階,輸出時(shí)域信號(hào)如圖8所示,上圖為廣義多相濾波輸出的第1路同相/正交分量,下圖為廣義多相濾波輸出的第2路同相/正交分量。圖9為廣義多相濾波輸出的信號(hào)頻譜。

圖8 廣義多相濾波輸出信號(hào)時(shí)域波形

圖9 廣義多相濾波輸出信號(hào)頻譜

2.3 廣義多相濾波所需的硬件資源

上述廣義多相濾波(96階FIR濾波)的綜合結(jié)果在某FPGA芯片上進(jìn)行布局布線,所需的資源如下：

Combinational ALUTa：2127

Dedicated logic registers：5135

Total registers：5135

DSP block 18-bit elements：384(即192個(gè)18×18乘法器)

這里我們重點(diǎn)關(guān)注的是乘法器資源的使用,96階FIR濾波器在進(jìn)行P=2廣義多相濾波時(shí),所需的乘法器資源為384個(gè)DSP block 18-bit elements,即192個(gè)18×18乘法器。在進(jìn)行P=1廣義多相濾波,即傳統(tǒng)多相濾波時(shí),所需的乘法器資源為192個(gè)DSP block 18-bit elements,即96個(gè)18×18乘法器。這說明廣義多相濾波對(duì)乘法器資源的需求是數(shù)據(jù)提速的方式的P倍(P=D/K,為多相分解階數(shù)和抽取比之間的比例)。設(shè)計(jì)者可以靈活調(diào)節(jié)P的值,從而按實(shí)際需求在速度與面積之間進(jìn)行權(quán)衡。

3 結(jié)束語

本文所述廣義多相濾波解決了工程中常見的多相分解的階數(shù)與所需抽取比不一致的問題。傳統(tǒng)多相濾波器可以看作廣義多相濾波在P=1時(shí)的一個(gè)特例。本文在廣義多相濾波的基礎(chǔ)上構(gòu)建了一個(gè)寬帶數(shù)字接收機(jī),仿真驗(yàn)證表明,該算法能夠滿足寬帶數(shù)字接收機(jī)的使用要求,為工程實(shí)踐中的速度與面積互換原則提供了一種新的理解方式,可操作性強(qiáng),對(duì)于寬帶數(shù)字接收機(jī)的研制有一定的實(shí)際意義。

[1]James Tsui.寬帶數(shù)字接收機(jī)[M].楊小牛,陸安南,金飚,譯.北京：電子工業(yè)出版社,2002：7-13.

[2]朱擁建,王宏.寬帶數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J].中國電子科學(xué)研究院學(xué)報(bào),2010,5(1)：86-89.ZHU Yong-jian,WANG Hong.The Design and Implementation of the Wide-band Digital Receiver[J].Journal of CAEIT,2010,5(1)：86-89.(in Chinese)

[3]楊小牛,樓才義,徐建良.軟件無線電原理與應(yīng)用[M].北京：電子工業(yè)出版社,2005：28-31.

[4]劉寧,何子述.空間譜估計(jì)系統(tǒng)中信道化接收機(jī)的實(shí)現(xiàn)[J].雷達(dá)科學(xué)與技術(shù),2010,8(5)：469-473.LIU Ning,HE Zi-shu.Implementation of Digital Channelized Receiver for Spatial Spectrum Estimation System[J].Radar Science and Technology,2010,8(5)：469-473.(in Chinese)

[5]鄧嵐,康懷祺,李宏波,等.基于FPGA的寬帶信號(hào)數(shù)字下變頻設(shè)計(jì)與實(shí)現(xiàn)[J].火控雷達(dá)技術(shù),2011,40(4)：52-55.