基于FPGA狀態(tài)機(jī)和片上總線的CompactPCI異步串口板設(shè)計(jì)方案

摘要：首先簡(jiǎn)要介紹了CompactPCI異步串口板的通常設(shè)計(jì)方法，并且提出了這些方法的不足之處，重點(diǎn)闡述了基于FPGA狀態(tài)機(jī)和片上總線的新設(shè)計(jì)方案，以及該方案的技術(shù)優(yōu)勢(shì)，隨后公布了基于該方案的異步串口板達(dá)到的性能指標(biāo)。通過(guò)比較有關(guān)應(yīng)答延遲的試驗(yàn)數(shù)據(jù)，提出了基于FPGA狀態(tài)機(jī)和基于DSP處理器的異步串口板卡存在明顯的處理速度差異問(wèn)題，并基于兩種設(shè)計(jì)方案，解釋了形成差異的原因。最后提出了FPGA狀態(tài)機(jī)對(duì)外部總線存儲(chǔ)器或端口的訪問(wèn)管理性能大幅超越了任何一款DSP處理器的觀點(diǎn)，并對(duì)同行提出了類似研發(fā)項(xiàng)目的設(shè)計(jì)建議。本文網(wǎng)絡(luò)版地址：http：//www. eepw.com.cn/article/248894.htm

關(guān)鍵詞：狀態(tài)機(jī)；片上總線；異步串口板；片上系統(tǒng)

DOI： 10.3969/j.issn.1005-5517.2014.6.009

引言

CompactPCI異步串口板安裝在工業(yè)計(jì)算機(jī)CompactPCI擴(kuò)展槽內(nèi)，可實(shí)現(xiàn)工業(yè)計(jì)算機(jī)與外圍多路設(shè)備串口之間的異步串行通訊。異步串口板有多種設(shè)計(jì)方案，不同的設(shè)計(jì)方案決定了板卡具有不同的通訊性能和可靠性。根據(jù)任務(wù)要求，某重要設(shè)備的測(cè)試平臺(tái)必須達(dá)到36路通道、11種通訊協(xié)議、波特率4/19.2/38.4/57.6/115.2（kbps）、小于1ms的處理時(shí)間、通訊模式可配置和高可靠性的試驗(yàn)要求，因此測(cè)試平臺(tái)內(nèi)異步串口板的設(shè)計(jì)方案要面向上述試驗(yàn)要求而制定。

1 背景技術(shù)

1.1 現(xiàn)有技術(shù)

目前CompactPCI異步串口板一般采用以下兩類方法實(shí)現(xiàn)。

1.1.1 使用嵌入式處理器作數(shù)據(jù)處理單元

采用獨(dú)立的嵌入式處理器作為數(shù)據(jù)處理單元，異步串口單元要么使用嵌入式處理器自身的2到3個(gè)異步串口，要么使用連接到FPGA片內(nèi)總線的通用異步收發(fā)器或異步收發(fā)邏輯，從而建立起一主多從式總線結(jié)構(gòu)。……