基于FPGA的FSK調制解調器設計

孫志雄　謝海霞

摘 要： 數字通信系統中的數字調制與解調技術包括幅度鍵控（ASK）、頻移鍵控（FSK）和相移鍵控（PSK），而FSK是應用較廣的一種調制與解調方式。利用VHDL語言設計了2FSK調制解調器，并通過Quartus Ⅱ仿真平臺進行仿真驗證，最后下載到FPGA芯片EP1K30QC208?2實現了2FSK調制解調電路。仿真及實驗結果表明采用此設計方案是可行的，并具有速度快、可靠性高及易于大規模集成的優點。

關鍵詞： FSK； 調制； 解調； VHDL； FPGA

中圖分類號： TN914?34 文獻標識碼： A 文章編號： 1004?373X（2014）09?0080?03

0 引 言

在數字帶通通信系統中，調制與解調電路是重要的組成部分，根據基帶信號對載波的參數控制不同，分為振幅鍵控（ASK），頻移鍵控（FSK）和相移鍵控（PSK）。FSK在數字通信中應用廣泛，它基本上不受信道特性變化的影響，特別適合用于信道特性變化較大的數字通信系統。目前，無線電通信得到了充分的發展，進一步推動了頻帶通信的進步，它擴展到了通信的各個領域。頻移鍵控仍然是目前使用得最多的一種調制方法，雖然當今很多通信系統使用的是復合調制技術。二進制頻移鍵控作為一種最簡單的頻移方法，由于它的調制解調原理簡單，也很有代表性，因此對其進行研究是很有意義的。

1 FSK調制解調原理

FSK是數字通信不可或缺的一種調制方式，其優點是抗干擾能力較強，不受信道參數變化的影響，因此特別適合應用于衰落信道。FSK是用不同頻率的載波來傳送數字信號，并用數字基帶信號來控制載波信號的頻率變化。

二進制頻移鍵控（2FSK）調制是指發送“0”時，發送一頻率的正弦波；發送“1”時，發送另一個頻率的正弦波，接收端收到不同的載波信號通過逆變換成為數字信號，完成信息傳輸的過程。由于2FSK傳號及空號時采用兩種頻率的信號，不需要固定的比較電壓。因此即使在空號時也有足夠的信號幅度，也不至于因噪聲產生誤碼，另外就是其自身是一個調頻系統，有較好的抗干擾能力，抗衰落性能強[1]。

2 2FSK調制電路的VHDL設計及仿真

2.1 2FSK調制電路的VHDL設計

頻移鍵控是利用載波的頻率變化來傳遞數字信息，在2FSK中，載波的頻率隨二進制基帶信號在[f1]和[f2]兩個頻率點間變化。2FSK調制的方法有直接調頻法和頻率鍵控法。根據頻率鍵控法建模的2FSK調制電路總體方框圖如圖1所示。根據FSK調制原理，用硬件描述語言VHDL進行設計，生成的FSK調制電路的VHDL元件符號如圖2所示[2?4] 。

圖1 2FSK調制電路總體方框圖

圖2 2FSK調制電路的元件符號

2.2 2FSK調制電路的仿真分析

在電子設計自動化（EDA）仿真軟件Quartus Ⅱ環境下，對利用VHDL編程的FSK調制電路進行編譯和仿真，其仿真波形如圖3所示。當start信號為高電平“1”時， FSK調制開始，輸入的基帶信號為[x，]輸出的調制信號為[y。]

圖3 2FSK調制電路仿真波形

系統時鐘clk周期為10 ns，載波[f1]和載波[f2]的周期分別為60 ns和20 ns，基帶碼元[x]的碼元寬度為12個時鐘（clk）周期，即[Ts=]120 ns。

從圖3可以看出，當[x]即輸入的基帶信號為低電平（代表數字信號0）時，輸出[y]（即2FSK調制信號的頻率）與[f1]的頻率相一致；當[x]為高電平（代表數字信號1）時，輸出信號[y]的頻率與[f2]的頻率相同，得到的信號[y]即2FSK調制信號波形。

3 2FSK解調電路的VHDL設計及仿真

3.1 2FSK解調電路的VHDL設計

2FSK常用的解調方法包括非相干解調和相干解調。其解調原理是將2FSK信號信號分解為上下兩路2ASK信號分別進行解調，然后進行判決。

2FSK解調電路的總體方框圖如圖4所示，其中分頻器對時鐘信號進行分頻，得到與發送端相同的數字載波信號。調制信號由[f1]和[f2]的組成，其中基帶信號電平“1”對應[f1，]基帶信號電平“0”對應載波f2。計數器根據兩種不同的計數情況，對應輸出“1”和“0”。判決器對計數器輸出信號進行抽樣判決，并輸出基帶信號。

FSK解調電路的VHDL元件符號如圖5所示[5?7]。

圖4 2FSK解調電路的總體方框圖

圖5 2FSK解調電路的VHDL元件符號

3.2 2FSK解調電路的仿真分析

2FSK解調電路仿真波形如圖6所示。其中clk為輸入時鐘信號，start為高電平有效的使能信號，[x]是基帶調制信號，經FSK解調后得到解調后的波形[y。]

在解調電路中，分頻器計數時鐘信號clk的上升沿，當時鐘的上升沿到來時，FSK信號存入寄存器。計數器對寄存器中調制信號的脈沖個數進行計數，當分頻器計數到11時清零，若分頻器的計數等于10時，通過對計數器計數的大小，來判決輸出基帶信號[y]的電平。若計數小于等于3則判為“0”，否則判為“1”。

從圖6中還可以看出輸出基帶信號[y]有延遲，即當start高電平有效時，基帶信號并沒有隨著調制信號的解調立即輸出，而是滯后調制信號大約10個時鐘信號clk。

圖6 2FSK解調電路仿真波形

4 2FSK調制解調電路整體設計與仿真

2FSK調制解調電路的整體設計電路如圖7所示，其實現將輸入基帶信號[x]進行調制，再將調制信號進行解調輸出[y]的完整的調制解調過程。調制解調電路的仿真結果如圖8所示。其輸出信號[y]與輸入信號[x]波形相互對應，從仿真結果說明電路設計是正確的，最后將設計配置文件下載到可編程器件FPGA芯片EP1K30QC208?2，實現了2FSK調制解調電路[8]。

圖7 2FSK調制解調器整體電路

圖8 2FSK調制解調器整體仿真波形

5 結 語

在通信系統的設計中，傳統的方法是采用純硬件電路進行實現的，其設計周期長、不容易進行設計修改等。而采用硬件描述語言VHDL進行設計，并最終通過下載到可編程邏輯器件FPGA進行實現的方法，是一種利用軟件編程設計硬件實現的新的理念和方法，其設計周期短，方便設計電路的移植，為通信系統的設計提供了新的技術方向。

參考文獻

[1] 樊昌信，曹麗娜.通信原理[M].6版.北京：國防工業出版社，2006.

[2] 吳海濤，梁迎春，陳英俊.基于FPGA的全數字FSK調制解調器設計[J].現代電子技術，2007，30（23）：72?76.

[3] 李艷麗，董麗鳳.基于FPGA的FSK調制與解調器設計[J].中國新通信，2008（17）：79?82.

[4] 孫玉梅.基于FPGA的FSK調制解調器的設計及實現[J].電子科技，2009（5）：38?39.

[5] 應亞萍，許建鳳，陳婉君.2FSK調制解調系統的FPGA設計與實現[J].浙江工業大學學報，2010（3）：282?285.

[6] 劉家慶.基于VHDL的2FSK調制解調器設計[J].電子技術， 2010（11）：73?75.

[7] 鄭爭兵.基于FPGA的FSK調制解調系統設計[J].陜西理工學院學報：自然科學版，2012（5）：20?24.

[8] 江國強.EDA技術與應用[M].3版.北京：電子工業出版社，2010.

[9] 關進輝，姜恒，劉全海，等.基于FPGA的相位連續的2FSK信號的設計與實現[J].現代電子技術，2013，36（9）：79?81.

[10] 雷能芳.基于CORDIC算法2FSK調制器的FPGA設計[J].現代電子技術，2011，34（9）：77?79.

從圖6中還可以看出輸出基帶信號[y]有延遲，即當start高電平有效時，基帶信號并沒有隨著調制信號的解調立即輸出，而是滯后調制信號大約10個時鐘信號clk。

圖6 2FSK解調電路仿真波形

4 2FSK調制解調電路整體設計與仿真

2FSK調制解調電路的整體設計電路如圖7所示，其實現將輸入基帶信號[x]進行調制，再將調制信號進行解調輸出[y]的完整的調制解調過程。調制解調電路的仿真結果如圖8所示。其輸出信號[y]與輸入信號[x]波形相互對應，從仿真結果說明電路設計是正確的，最后將設計配置文件下載到可編程器件FPGA芯片EP1K30QC208?2，實現了2FSK調制解調電路[8]。

圖7 2FSK調制解調器整體電路

圖8 2FSK調制解調器整體仿真波形

5 結 語

在通信系統的設計中，傳統的方法是采用純硬件電路進行實現的，其設計周期長、不容易進行設計修改等。而采用硬件描述語言VHDL進行設計，并最終通過下載到可編程邏輯器件FPGA進行實現的方法，是一種利用軟件編程設計硬件實現的新的理念和方法，其設計周期短，方便設計電路的移植，為通信系統的設計提供了新的技術方向。

參考文獻

[1] 樊昌信，曹麗娜.通信原理[M].6版.北京：國防工業出版社，2006.

[2] 吳海濤，梁迎春，陳英俊.基于FPGA的全數字FSK調制解調器設計[J].現代電子技術，2007，30（23）：72?76.

[3] 李艷麗，董麗鳳.基于FPGA的FSK調制與解調器設計[J].中國新通信，2008（17）：79?82.

[4] 孫玉梅.基于FPGA的FSK調制解調器的設計及實現[J].電子科技，2009（5）：38?39.

[5] 應亞萍，許建鳳，陳婉君.2FSK調制解調系統的FPGA設計與實現[J].浙江工業大學學報，2010（3）：282?285.

[6] 劉家慶.基于VHDL的2FSK調制解調器設計[J].電子技術， 2010（11）：73?75.

[7] 鄭爭兵.基于FPGA的FSK調制解調系統設計[J].陜西理工學院學報：自然科學版，2012（5）：20?24.

[8] 江國強.EDA技術與應用[M].3版.北京：電子工業出版社，2010.

[9] 關進輝，姜恒，劉全海，等.基于FPGA的相位連續的2FSK信號的設計與實現[J].現代電子技術，2013，36（9）：79?81.

[10] 雷能芳.基于CORDIC算法2FSK調制器的FPGA設計[J].現代電子技術，2011，34（9）：77?79.

從圖6中還可以看出輸出基帶信號[y]有延遲，即當start高電平有效時，基帶信號并沒有隨著調制信號的解調立即輸出，而是滯后調制信號大約10個時鐘信號clk。

圖6 2FSK解調電路仿真波形

4 2FSK調制解調電路整體設計與仿真

2FSK調制解調電路的整體設計電路如圖7所示，其實現將輸入基帶信號[x]進行調制，再將調制信號進行解調輸出[y]的完整的調制解調過程。調制解調電路的仿真結果如圖8所示。其輸出信號[y]與輸入信號[x]波形相互對應，從仿真結果說明電路設計是正確的，最后將設計配置文件下載到可編程器件FPGA芯片EP1K30QC208?2，實現了2FSK調制解調電路[8]。

圖7 2FSK調制解調器整體電路

圖8 2FSK調制解調器整體仿真波形

5 結 語

在通信系統的設計中，傳統的方法是采用純硬件電路進行實現的，其設計周期長、不容易進行設計修改等。而采用硬件描述語言VHDL進行設計，并最終通過下載到可編程邏輯器件FPGA進行實現的方法，是一種利用軟件編程設計硬件實現的新的理念和方法，其設計周期短，方便設計電路的移植，為通信系統的設計提供了新的技術方向。

參考文獻

[1] 樊昌信，曹麗娜.通信原理[M].6版.北京：國防工業出版社，2006.

[2] 吳海濤，梁迎春，陳英俊.基于FPGA的全數字FSK調制解調器設計[J].現代電子技術，2007，30（23）：72?76.

[3] 李艷麗，董麗鳳.基于FPGA的FSK調制與解調器設計[J].中國新通信，2008（17）：79?82.

[4] 孫玉梅.基于FPGA的FSK調制解調器的設計及實現[J].電子科技，2009（5）：38?39.

[5] 應亞萍，許建鳳，陳婉君.2FSK調制解調系統的FPGA設計與實現[J].浙江工業大學學報，2010（3）：282?285.

[6] 劉家慶.基于VHDL的2FSK調制解調器設計[J].電子技術， 2010（11）：73?75.

[7] 鄭爭兵.基于FPGA的FSK調制解調系統設計[J].陜西理工學院學報：自然科學版，2012（5）：20?24.

[8] 江國強.EDA技術與應用[M].3版.北京：電子工業出版社，2010.

[9] 關進輝，姜恒，劉全海，等.基于FPGA的相位連續的2FSK信號的設計與實現[J].現代電子技術，2013，36（9）：79?81.

[10] 雷能芳.基于CORDIC算法2FSK調制器的FPGA設計[J].現代電子技術，2011，34（9）：77?79.