一種高PSR CMOS帶隙基準電路設計

賀志偉+姜巖峰

摘 要： 為了降低芯片電路功耗，電源電壓需要不斷的減小，這將導致電源噪聲對基準電壓產生嚴重影響。為此針對這一問題進行相關研究，采用SMIC 0.18 μm工藝，設計出一種低功耗、低溫度系數的高PSR帶隙基準電壓源。仿真結果表明，該設計帶隙基準源的PSR在50 kHz與100 kHz分別為-65.13 dB和-53.85 dB；在2～6 V電源電壓下，工作電流為30 μA，溫度系數為30.38 ppm/℃，電壓調整率為71.47 μV/V。該帶隙基準適用于在低功耗高PSR性能需求的LDOs電路中應用。

關鍵詞： 帶隙基準電壓； 低功耗； 電源抑制； 電路設計

中圖分類號： TN402?34 文獻標識碼： A 文章編號： 1004?373X（2014）13?0153?03

Design of CMOS bandgap voltage reference circuit with high PSR

HE Zhi?wei， JIANG Yan?feng

（Microelectronic Research Center， North China University of Technology， Beijing 100144， China）

Abstract： The power supply voltage needs to be constantly decreased to meet the requirement of reducing the low?power consumption of IC， but it may lead to the negative impact of power supply noise on the reference voltage. A low?power consumption bandgap voltage reference with high PSR （power supply rejection） and low?temperature coefficent was design based on in SMIC0.18μm process. The simulation results show that the PSR of the bandgap reference source is -65.13 dB at 50 kHz and -53.85 dB at 100 kHz respectively； at 2～6 V supply voltage， the supply current is 30 μA， the temperature coefficient is 30.38 ppm/℃， and the voltage regulation rate is 71.47 μV/V. The bandgap voltage reference is suitable for LDOs circuit which has the requirements of low?power consumption and high PSR.

Keywords： bandgap reference voltage； low?power consumption； power supply rejection； circuit design

0 引 言

在高科技快速發展的今天，人們的生活已經離不開電子產品，為了能滿足人們對產品性能的需求，現在的IC行業面對著巨大的挑戰。當今高性能模擬、數模混合、數字和電源管理系統都需要非常穩定的基準電壓源[1]。例如廣泛應用于電源管理芯片、A/D和D/A轉換器芯片、數據采集芯片等中的帶隙基準，其性能好壞直接影響整個系統的精度及穩定性[2]。

現在的電子產品中，幾乎都反映出一個共同的缺點，電池電量不夠大，而現代的電池容量大小在短時間內不會得到較大的改善，因此，人們就想法如何降低電子產品功耗。降低功耗必然需要降低器件工作電壓。帶隙基準是任何模擬集成電路的一個重要單元，工作電壓的降低，信號噪聲對帶隙基準的精度將顯得越發突出，因此，在越來越低的電源電壓下，低功耗、低溫度系數、高PSR的帶隙基準變得越來越重要[3]，如何改善帶隙基準的信號噪聲成為了一個熱門研究的話題。

本文針對帶隙基準電路上述問題考慮，提出一種高PSR CMOS帶隙基準電路，其基準PSR在50 kHz與100 kHz下分別能達到-65 dB，-53 dB，大大改善了信號噪聲對帶隙基準的影響。

1 高PSR CMOS帶隙基準電路設計

1.1 帶隙基準電路PSR分析

雙極型晶體管基極-發射極的pn結電壓與溫度成負溫度系數關系，通常情況下溫度系數為-1.5 mV/℃；而兩個工作在不同電流密度下雙極型晶體管的基極-發射極電壓之差[ΔVbe]與溫度成正溫度系數關系[4]，因此，可以搭建電路，實現將具有正負溫度系數的電壓通過適當的權衡代數和，得到一個隨溫度穩定的帶隙基準電壓。

傳統的基于CMOS運放帶隙基準電路如圖1（a）所示，圖1（b）是其等效PSR小信號分析模型電路。

對模型電路進行小信號PSR分析，可以得到：

[vg=A（β2vb-β1vref）+Addvdd] （1）

[gm1，2（vdd-vg）rQ1=β1vref] （2）

[gm1，2（vdd-vg）（rQ2+R1）=β2vb] （3）

[β1=rQ1rQ1+R3] （4）

[β2=rQ2+R1rQ2+R1+R2] （5）

式中：[rQ1]與[rQ2]分別是雙極型晶體管Q1和Q2的小信號等效電阻；[A=vgvdiff]與[Add=vgvdd]分別是運放的增益及運放的PSR，[gm1，2]是[M1，2]的跨導，由式（1）～（5）可以推出：

[vrefvdd=gm1，2（rQ1+R3）1-Add1+gm1，2（rQ2+R1）A-gm1，2rQ1A≈rQ1+R3R11-AddA] （6）

圖1 傳統帶隙基準電路及傳統帶隙基準PSR小信號分析模型

從式（6）可以得知帶隙基準的PSR主要依靠運放的增益和運放的PSR。通過增加運放的增益，可以提高帶隙基準的PSR，可是這樣會導致電路的穩定性問題，并且運放增益隨頻率的升高會慢慢降低，如果只是通過增大運放增益來提高帶隙基準的PSR的話，還需要增大運放的單位增益帶寬；從式（6）中還會發現，如果[Add=1]（即運放的PSR等于1）時，式（6）中第二乘積項是零，則帶隙基準也將會有很高的PSR。也就是說，如果使[vg]能夠隨著[vdd]等幅值同相變化，那么M1 與M2柵源電壓值就是一個固定常數，再通過設計減小兩個鏡像管子的溝道長度調制效應，它們的漏電流將不會隨電源電壓變化，則帶隙基準就可以有很高的PSR。

1.2 高PSR帶隙基準電路實現

本文提出的具有低功耗、低溫度系數及高PSR實現電路如圖2所示。

圖2 高PSR帶隙基準實現電路

1.2.1 溫度補償

帶隙核包括Q1，Q2，M1，M2，[R1，][R2]和[R3。]Q1與Q2都是寄生縱向PNP，Q2發射極的面積是Q1發射極面積的8倍（N=8）；[R2]與[R3]的阻值相等；M1與M2形成鏡像電流源。M3，M9，[Rc]及[Cc]組成一個二級運放電路，偏置電流直接有帶隙核鏡像得到。兩級運放電路的高增益可以滿足輸入兩端點電壓相等（即[Va=Vb]），M1與 M2使得流過Q1和Q2發射極電流相等，于是就產生了PTAT電流，其表達式為：

[IR1=vbe1-vbe2R1=vTln8R1] （7）

其中[vT=KTq，]則可以得出帶隙基準電壓[5]表達式為：

[Vref=Vbe1+IR1R3=Vbe1+R3R1vTln8] （8）

這個基準電壓等于硅能隙電壓[3]1.2 V。

對[Vref]進行一階溫度求導，并令求導后的式子等于零，可以得到方程有：

[?Vref?T=?Vbe1?TT=Tr+R3R1ln8?vT?TT=Tr=0] （9）

從式（9）可以得知，通過選擇合適電阻[R1，][R2]和[R3]的比值，就可以對溫度系數進行補償，從而得到與溫度無關的基準電壓；在本設計中，[R1～R3]使用的都是HPolyR，由于電阻的比值與溫度的關系是相互獨立的，只要在版圖上保證它們的設計尺寸相互匹配，則負溫度系數的HPolyR對帶隙基準電壓的溫度系數將不會產生任何影響。

1.2.2 PSR性能的實現

PSR性能的提高主要是通過提高PSR電路模塊實現，提高 PSR電路由M10和 M11組成[6]。此電路不僅增加了環路增益，還可以有效地將電源電壓上的噪聲反饋到PTAT環路，從而保證了M1與 M2的柵源電壓基本恒定，使其不會隨電源電壓上的噪聲而放生大的改變，進而實現提高帶隙基準PSR的目的。POMS差分輸入的兩級運放電路能夠表現出很好的PSR性能[3]，因此[Vg]電壓點處的PSR性能好壞，主要取決于二極管接法的提高PSR電路模塊。分析可知，二極管連接的M11有非常低的阻抗約為[1gm11，]這里[gm11]是M11 的跨導。因此，在[Vg]電壓點處的PSR可以用公式表示為：[Add=vgvdd=rds101gm11+rds10≈1=0 dB] （10）

式（10）說明了電源電壓的信號噪聲通過M10和M11組成的電路，幾乎沒有衰減地完全反饋給了[vg，][vg]隨電源電壓噪聲發生同相變化，因此M1和 M2的柵源電壓幾乎不會隨著電源噪聲發生改變，從而實現了提高帶隙基準PSR性能。

1.2.3 頻率補償

本設計電路中的運算放大器有正負反饋環路，需要頻率補償確保電路能穩定工作。由于提高PSR電路模塊等效輸出電阻低，[Vg]電壓點處的極點頻率相對來說很高，會遠遠大于環路單位增益頻率，因此，影響整個電路穩定性的主極點在運放的第一級輸出端口處，[Cc]是補償電容，通過調節[Rc]的大小，可以實現將RHP中的零點移動到LHP中理想處，從而提高相位裕度[4]，使整個電路能夠穩定的工作。相對于傳統的帶隙基準電路來說，本設計電路通過增加提高PSR電路級，相對提高了增益，因此，需要較小的密勒補償電容[Cc，]就可以保證電路穩定工作的需求。密勒補償電容[Cc]的減小，也會提高電路瞬態響應速度及減小電路啟動的建立時間。仿真結果，環路增益是84 dB，GBW和相位裕度分別是5.62 MHz，69°。

1.2.4 啟動電路

正常情況下，Bandgap電路有兩個穩定狀態，在上電之后，如果沒有啟動電路的話，電路有可能不能進入正常工作狀態，為了使電路能夠工作在正常狀態，需要添加啟動電路。本設計提出的啟動電路，具有零功耗特性。在電源上電過程中，M14工作，電流開始對電容[C3]充電，M15通過鏡像對M13的柵極充電，此時，M12關斷，M13的柵極電壓就會慢慢增大，最終，M13開啟下拉[Vg]點處電壓，于是電流就會注入帶隙核電路保證帶隙成功開啟。電路開啟后，M12打開，將M13柵極電壓拉低，關閉M13；當[C3]被沖到低于電源電壓一個閾值電壓時，M14和 M15就會關閉，因此，在電路開啟之后，啟動電路的功耗為零。同時，考慮到為了保證下次電路正常開啟，當電源掉電時，M16可以將[C3]上的電量全部放掉。

2 實驗結果

2.1 輸出特性

帶隙基準的輸出特性如圖3所示。

圖3 帶隙基準的輸出特性

在室溫下，電源電壓為2 V時，輸出電壓建立，整個電路進入正常工作狀態，在電源電壓到達6 V時，電路還能提供基準電壓；電源電壓在2～6 V之間，基準電壓變化量[ΔVref]為285.2 μV，其線形調整率為71.47 μV/V。

2.2 溫度特性

帶隙基準與溫度的關系如圖4所示。

圖4 帶隙基準與溫度關系

在不同電源電壓下，-40～120 ℃溫度范圍內，輸出電壓的變化量小于2.59 mV。在2 V，3 V，4 V，5 V，6 V電源電壓條件下，帶隙溫度系數分別為30.38 ppm/℃，30.40 ppm/℃，30.35 ppm/℃，30.50 ppm/℃和30.97 ppm/℃，不同電源電壓下，最大與最小溫度系數相差0.62 ppm/℃，因此，本帶隙基準適用于在溫度變化較大環境工作的芯片電路中。

2.3 PSR特性

帶隙基準的PSR仿真結果如圖5所示。

從仿真結果可以看出，在頻率為100 kHz時，PSR為-53.85 dB；在頻率為50 kHz時，PSR為-65.13 dB。因此，與傳統帶隙基準電路比較，本設計帶隙基準電路的PSR減小了-30～-40 dB，明顯提高了PSR性能。

圖5 帶隙基準PSR仿真

3 結 論

本文提出了一種低功耗、低溫度系數、高PSR帶隙基準電路。仿真結果表明，在2 V電源電壓下，工作電流為30 μA，工作在2～6 V電源電壓下，溫度系數不大于28.75 ppm/℃，電源線形調整率為71.47 μV/V，PSR為-53 dB@100 kHz，-65 dB@50 kHz。該帶隙基準源適用于對低功耗高PSR性能需求的 LDOs應用中。

參考文獻

[1] 鄭儒富，張波，俞永康，等.一種1.8 ppm/°C曲率BiCOMS帶隙基準源[J].微電子學，2006，36（6）：778?781.

[2] 趙晶晶，姜巖峰.基于簡單電阻網絡的高精度基準電壓源設計[J].微電子學，2012，42（5）：664?667.

[3] THAM K， NAGARAJ K. A low supply voltage high PSRR vol?tage reference in CMOS process [J]. IEEE Journal of Solid?State Circuits， 1995， 30： 586?590.

[4] GRAY P R， HURST P L， LEWIS S H， et al. Analysis and design of analog integrated circuits [M]. 4th ed. New York： John Wiley & Sons， 2001.

[5] 畢查德·拉扎維.模擬CMOS集成電路設計[M].西安：西安交通大學出版社，2003.

[6] HOON S K， CHEN L， MALOBERTI F. An improved bandgap reference with high power supply rejection [C]// Proceedings of IEEE International Symposium on Circuits and Systems. Scottsdale： IEEE， 2002， 5： 833?837.

2.2 溫度特性

帶隙基準與溫度的關系如圖4所示。

圖4 帶隙基準與溫度關系

在不同電源電壓下，-40～120 ℃溫度范圍內，輸出電壓的變化量小于2.59 mV。在2 V，3 V，4 V，5 V，6 V電源電壓條件下，帶隙溫度系數分別為30.38 ppm/℃，30.40 ppm/℃，30.35 ppm/℃，30.50 ppm/℃和30.97 ppm/℃，不同電源電壓下，最大與最小溫度系數相差0.62 ppm/℃，因此，本帶隙基準適用于在溫度變化較大環境工作的芯片電路中。

2.3 PSR特性

帶隙基準的PSR仿真結果如圖5所示。

從仿真結果可以看出，在頻率為100 kHz時，PSR為-53.85 dB；在頻率為50 kHz時，PSR為-65.13 dB。因此，與傳統帶隙基準電路比較，本設計帶隙基準電路的PSR減小了-30～-40 dB，明顯提高了PSR性能。

圖5 帶隙基準PSR仿真

3 結 論

本文提出了一種低功耗、低溫度系數、高PSR帶隙基準電路。仿真結果表明，在2 V電源電壓下，工作電流為30 μA，工作在2～6 V電源電壓下，溫度系數不大于28.75 ppm/℃，電源線形調整率為71.47 μV/V，PSR為-53 dB@100 kHz，-65 dB@50 kHz。該帶隙基準源適用于對低功耗高PSR性能需求的 LDOs應用中。

參考文獻

[1] 鄭儒富，張波，俞永康，等.一種1.8 ppm/°C曲率BiCOMS帶隙基準源[J].微電子學，2006，36（6）：778?781.

[2] 趙晶晶，姜巖峰.基于簡單電阻網絡的高精度基準電壓源設計[J].微電子學，2012，42（5）：664?667.

[3] THAM K， NAGARAJ K. A low supply voltage high PSRR vol?tage reference in CMOS process [J]. IEEE Journal of Solid?State Circuits， 1995， 30： 586?590.

[4] GRAY P R， HURST P L， LEWIS S H， et al. Analysis and design of analog integrated circuits [M]. 4th ed. New York： John Wiley & Sons， 2001.

[5] 畢查德·拉扎維.模擬CMOS集成電路設計[M].西安：西安交通大學出版社，2003.

[6] HOON S K， CHEN L， MALOBERTI F. An improved bandgap reference with high power supply rejection [C]// Proceedings of IEEE International Symposium on Circuits and Systems. Scottsdale： IEEE， 2002， 5： 833?837.

2.2 溫度特性

帶隙基準與溫度的關系如圖4所示。

圖4 帶隙基準與溫度關系

在不同電源電壓下，-40～120 ℃溫度范圍內，輸出電壓的變化量小于2.59 mV。在2 V，3 V，4 V，5 V，6 V電源電壓條件下，帶隙溫度系數分別為30.38 ppm/℃，30.40 ppm/℃，30.35 ppm/℃，30.50 ppm/℃和30.97 ppm/℃，不同電源電壓下，最大與最小溫度系數相差0.62 ppm/℃，因此，本帶隙基準適用于在溫度變化較大環境工作的芯片電路中。

2.3 PSR特性

帶隙基準的PSR仿真結果如圖5所示。

從仿真結果可以看出，在頻率為100 kHz時，PSR為-53.85 dB；在頻率為50 kHz時，PSR為-65.13 dB。因此，與傳統帶隙基準電路比較，本設計帶隙基準電路的PSR減小了-30～-40 dB，明顯提高了PSR性能。

圖5 帶隙基準PSR仿真

3 結 論

本文提出了一種低功耗、低溫度系數、高PSR帶隙基準電路。仿真結果表明，在2 V電源電壓下，工作電流為30 μA，工作在2～6 V電源電壓下，溫度系數不大于28.75 ppm/℃，電源線形調整率為71.47 μV/V，PSR為-53 dB@100 kHz，-65 dB@50 kHz。該帶隙基準源適用于對低功耗高PSR性能需求的 LDOs應用中。

參考文獻

[1] 鄭儒富，張波，俞永康，等.一種1.8 ppm/°C曲率BiCOMS帶隙基準源[J].微電子學，2006，36（6）：778?781.

[2] 趙晶晶，姜巖峰.基于簡單電阻網絡的高精度基準電壓源設計[J].微電子學，2012，42（5）：664?667.

[3] THAM K， NAGARAJ K. A low supply voltage high PSRR vol?tage reference in CMOS process [J]. IEEE Journal of Solid?State Circuits， 1995， 30： 586?590.

[4] GRAY P R， HURST P L， LEWIS S H， et al. Analysis and design of analog integrated circuits [M]. 4th ed. New York： John Wiley & Sons， 2001.

[5] 畢查德·拉扎維.模擬CMOS集成電路設計[M].西安：西安交通大學出版社，2003.

[6] HOON S K， CHEN L， MALOBERTI F. An improved bandgap reference with high power supply rejection [C]// Proceedings of IEEE International Symposium on Circuits and Systems. Scottsdale： IEEE， 2002， 5： 833?837.