VLIW架構(gòu)處理器軟件模擬器設(shè)計

黃光紅++王昊

摘要：分析VLIW架構(gòu)處理器特點，設(shè)計周期級精確的指令集模擬器。模擬器被按照功能劃分為若干具有規(guī)范接口的模塊。通過修改、替換模塊可快速構(gòu)建新模型，具有較好的可擴展性。采用高效的二進制指令譯碼算法和JIT-CCS技術(shù)提高性能。實踐表明，本模擬器在處理器設(shè)計過程中起到重要作用。

關(guān)鍵詞：超長指令字；處理器設(shè)計；指令集模擬器；周期級精確

中圖分類號：TP311 文獻標識碼：A 文章編號：1009-3044（2014）18-4286-04

Design of Simulator for VLIW Processor

HUANG Guang-hong， WANG Hao

（East China Research Institute of Electronic Engineering， Hefei 230031 ， China）

Abstract： Analyzing VLIW architecture processor， this paper designs a instruction set simulator with cycle accurate. According function， the simulator is divided to several module which with standard interface. The simulator is flexible and is able to become other processor prototype fast by modification and replacing。Adopting efficient decoding arithmetic for binary instruction and JIT-CCS， the simulator obtains excellent performance. The result demonstrates that the simulator can work effectively for design VLIW processor.

Key words：VLIW； processor design； instruction set simulator； cycle accurate

處理器研究和設(shè)計是一項消耗資源多、持續(xù)時間長的科研工程。特別是嵌入式處理器設(shè)計，面對競爭日益激烈的市場環(huán)境，研發(fā)人員必須盡量縮短上市時間獲取市場先機。為了在有限時間內(nèi)設(shè)計功能正確、性能高效的處理器，指令集模擬器（Instruction Set Simulator，簡稱ISS）不可或缺。指令集模擬器在各階段發(fā)揮著重要作用。在研發(fā)初期，可以為處理器架構(gòu)設(shè)計提供評估、分析系統(tǒng)瓶頸。在設(shè)計和驗證階段，更精確的模型可以為硬件模型提供設(shè)計參考和驗證比對。到用戶使用階段，指令集模擬器為軟硬件系統(tǒng)并行開發(fā)提供基礎(chǔ)。指令集模擬器按照模擬精確度分為指令精確 （Instruction Accurate）和周期精確 （Cycle Accurate） [1]。若需要精確模擬目標處理器流水線行為，則必須實現(xiàn)周期精確模型。該文研究的目標處理器是一款數(shù)據(jù)信號處理器（DSP），屬于計算密集的嵌入式處理器。通過分析指令的流水線行為可以優(yōu)化算法。因此本文研究的模型器是周期精確的。

1 VLIW架構(gòu)DSP建模技術(shù)

本文DSP采用超長指令字（Very Long Instruction Word，簡稱VLIW）體系架構(gòu)。……