基于8051軟核的SPI NOR FLASH驗證平臺的研究與實現

倪峰

摘要：該文是基于Verilog描述的8051 IP和Flash Behavior Model的軟件平臺來構建SPI NOR FLASH驗證平臺，旨在建立一個完全是由軟件環境模擬的FLASH測試平臺。該平臺能開發并測試Flash驅動程序，而且實現一種快速建立驗證Flash的實驗環境。

關鍵詞：M8051 IP；Verilog；Flash Behavior Model；FLASH驅動

中圖分類號：TP311 文獻標識碼：A 文章編號：1009-3044（2014）18-4296-05

1 概述

隨著電子技術的日新月異的發展，芯片的集成度越來越大，其復雜度越來越高。在芯片的開發過程中，測試驗證的環節占據整個工作量的60%-70%，可見芯片驗證平臺的重要性。

在真實芯片生產之前，如果能有一個平臺可以驗證Flash驅動并提供給客戶，對及時提供及更新Flash驅動都有十分重要的實際意義。該文正是從該目的出發，打造一個純軟件環境模擬的FLASH測試平臺。該平臺不僅能提供了一個低成本的FLASH驗證平臺的方案，而且在消除硬件環境的影響下，讓驅動開發得以快速完成。

基于M8051 IP的Flash驗證平臺主要包括8051IP、Flash Behavior Model文件、Flash Driver以及Message組件等，如圖1所示。

2 驗證平臺的硬件設計

本平臺是由一顆開源的8051 IP與Flash Behavior Model文件為基礎，加上Test Bench代碼模擬的外部RAM以及調試代碼所需用到的Message 產生組件構成。平臺硬件連接圖如2所示。硬件設計主要分成8051 GPIO與Flash Behavior Model的連接，以及Test Bench所需的top.hdl.v功能文件的實現。

2.1 M8051 IP軟核

M8051 IP軟核是高性能的8位微控制器（MCU），它由算術邏輯單元（ALU）、數據存儲交換部分、程序存儲部分、指令解碼譯碼部分以及外圍IO接口部分等組成。M8051與傳統的8051單片機在MCU組成部分及指令系統是兼容的，具有Intel 8051所有的特性：

# 8-bit CPU optimized for control applications.

# 64K External Program Memory.

# 64K External Data Memory.

# 4K on-chip Program ROM.

# 128 bytes of on-chip Data RAM.

# 32 bidirectional and individually addressable I/O lines.

# Two 16-bit timer/counters.

# Fully duplex UART.

# 5-vector interrupt structure with two programmable priority levels.

在這次Flash驗證平臺的搭建中，主要用到M8051的GPIO口進行與SPI FLASH連接。使用M8051 GPIO 0作為64 KB外擴RAM的連接通信口， GPIO 1作為與SPI Flash PIN腳連接的通信口，GPIO 2作為程序調試信息功能的擴展口。……