米波雷達發射激勵源設計

張 飛

（中國電子科技集團公司38所，合肥230088）

0 引 言

數字化、軟件化是現代雷達發展的一個重要趨勢，這一趨勢要求將模數／數模變換器件盡可能地靠近天線［1］，從而通過數字處理的方式完成雷達的收發功能，以提高雷達的靈活性。射頻波形形成技術就是這一趨勢的產物，它省卻了混頻器，利用直接數字合成（DDS）技術直接在射頻產生所需的雷達波形。

DDS技術在傳統雷達中的應用受到器件發展水平和雷達工作頻率的限制，一般只限于在中頻或基帶產生雷達波形。近年來，新體制雷達的發展對雷達波形的需求越來越高，通道數更多、信號形式更復雜、帶寬更寬、變化更靈活是普遍的趨勢。在各種新體制米波雷達的研制過程中，隨著器件水平的發展，同時也由于該類雷達工作頻段相對較低，射頻波形形成技術成為解決以上需求的有效手段。DDS輸出的波形信號經濾波放大后作為激勵信號直接提供給發射機。

1 系統設計

以某雷達為例，整機需要激勵源產生數十路發射激勵信號供給發射機，雷達工作于米波段，其工作帶寬超過50%，除了可以實現頻率捷變外，還要求各路發射激勵信號的頻率各不相同，各路激勵信號之間的頻率關系實時可變。針對這一情況，采用射頻波形形成技術以滿足上述要求。

系統的原理框圖如圖1所示，其包括波形產生電路和濾波放大電路。波形產生電路可以通過同步串口或光纖受控于雷達整機。其中的參數控制在現場可編程門陣列（FPGA）中實現，按照整機送來的雷達工作模式和工作時序產生DDS芯片所需的各種控制信號，并在整機控制下實時改變。DDS芯片選用某廠家的1GHz／14bit芯片XXXX10，在射頻直接產生雷達整機所需的波形信號。為了改善整機的帶外雜散特性，在濾波放大電路中設計了開關濾波器組，通帶隨著雷達的工作頻點變化，濾除瞬時工作頻帶以外的雜散信號。功率放大模塊將經過開關濾波的信號放大至合適的功率，作為激勵信號提供給雷達發射機。

圖1 系統原理框圖

2 DDS工作原理

DDS，即直接數字頻率合成，其輸出信號的3個參量（頻率、相位、幅度）都由控制字來決定，即通過改變相位累加器輸入端的頻率控制字來實現頻率控制，通過改變相位累加器輸出端的相位來實現相位控制，通過改變波形存儲器輸出端的幅度來實現幅度控制［2］。DDS的工作原理如圖2所示，其一般由相位累加器、波形存儲器、數模轉換器、低通濾波器、參考時鐘組成。在參考時鐘控制下，相位累加器對頻率控制字K進行線性累加，通過得到的相位碼φ（n）對波形存儲器尋址，使之輸出相應的幅度碼，經過數模轉換器得到對應的階梯波，最后經低通濾波得到連續變化的波形［3］。

圖2 DDS工作原理

筆者在設計中所選用的XXXX10是一款高性能DDS芯片，內部集成了14bit數模轉換器（DAC），最高工作頻率可達1GHz。作為一個數字可編程的高頻率模擬信號合成器，該芯片可以靈活產生高達400MHz的正弦波信號。用戶可以對芯片的3個參數（頻率、相位和幅度）進行控制。在1GHz時鐘速率下，頻率分辨率可達0.23Hz，芯片同時還具有快速相位和幅度選擇能力。

用戶通過串口對芯片的內部寄存器進行編程，從而實現對芯片的控制。芯片內部集成了靜態隨機存儲器（RAM），以實現頻率、相位、幅度等多種調制方式的組合。芯片還可以工作于數字斜率產生（DRG）模式，在該模式下，頻率、相位、幅度可以隨著時間作線性變化，而變化的參數由用戶定義，可以在線編程。如果需要實現更高級的調制功能，用戶還可以通過一個高速并行數據輸入接口對芯片各項參數直接進行控制。其主要特性如下：DDS時鐘頻率1GHz；相位累加器位數32位；集成數模轉換（DAC）位數14位；控制方式串口；供電電壓為3.3V／1.8V。

3 電路設計

3.1 同步設計

就上述激勵源而言，系統的工作頻率高達800MHz，而整機采用數字波束形成（DBF）體制，要求各路發射激勵信號之間的相位關系保持恒定，發射激勵的多通道同步問題就成為系統設計的一個關鍵。為了保證各通道之間的相位同步，提供給DDS的工作時鐘與系統時鐘必須完全同步。另外，對于DDS控制信號中的異步信號，可以使用由同步時鐘在FPGA中產生的高速時鐘實現，對于控制信號中的同步信號，比如DDS所需的“io＿update”信號，在使用高速時鐘產生后，再通過先入先出（FIFO）寄存器在該高速時鐘與由DDS送來的配置時鐘（由DDS工作時鐘在芯片內部分頻產生）之間進行一次切換，從而避免可能帶來的競爭冒險現象，保證各通道之間相位同步。

如圖3所示，FIFO的寫時鐘為系統的同步時鐘。讀時鐘由DDS工作時鐘經過分頻后送出至FPGA，在經過FIFO后，使用該時鐘對信號進行2次觸發后送出。在經過這一處理后，可以保證系統實現各通道之間的同步。

3.2 線性調頻信號步進值的確定

在工程實際中，通過對輸出信號頻率進行步進增加的方式合成線性調頻信號。所需線性調頻信號的帶寬、時寬由系統需求確定，只要選定頻率步進的時間間隔，即可計算出每次步進的頻率值。在確定頻率步進的時間間隔時，主要考慮以下2個因素：

圖3 FIFO的使用

（1）對脈壓旁瓣電平的影響

如果線性調頻信號步進點數太少，脈壓后的旁瓣抑制特性將會變差，隨著步進點數的增加，旁瓣特性逐漸逼近理想值。據現有文獻介紹，步進點數最少應為信號的時寬帶寬積［4］。

（2）DDS累積誤差的考慮

在一些時寬較長而帶寬較窄的系統中，常會出現DDS輸出頻率的累積誤差導致脈壓效果受到影響的現象，現以本設計所選用的XXXX10應用為例加以說明。

如圖4所示，當脈寬較長時，線性調頻信號頻率的累加會產生一定的累積誤差，當帶寬較窄時，這一累計誤差足以影響脈壓效果。圖中實線為理想脈壓結果，虛線為存在累計誤差時的脈壓結果。

圖4 累計誤差對脈壓的影響

當使用數字斜率產生（DRG）模式產生所需的線性調頻信號時，信號產生機制的核心是一個32位的累加器，該累加器由可編程計時器來控制時序。計數器的時鐘是DDS工作時鐘，該時鐘頻率是DDS系統時鐘的1／4。計數器建立了累加器在進行更新時所需的時間間隔。在進行正向步進和負向步進時，該時間間隔分別由獨立的變量控制，如式（1）、式（2）所示：

式中：P和N分別為某32位寄存器的高16位數值和低16位數值，P定義了進行正向步進時的時間間隔，而N定義了進行負向步進時的時間間隔。

在該模式下，芯片可以分別進行頻率、相位和幅度步進，由數字斜率控制目標（DRD）寄存器決定。本文需要產生線性調頻信號，可將該寄存器設置為“00”，從而使得芯片工作于頻率步進狀態，頻率步進值S為：

式中：M值由數字斜率步進（DRS）寄存器決定，該寄存器有64位，高32位數據和低32位數據分別控制負向和正向的步進值，M值選取時的舍入誤差是累計誤差的產生原因，不同的步進時間間隔對應著不同的累計誤差。

為了選擇合適的步進時間間隔，從而將累積誤差控制在允許范圍內，筆者編寫了專門的程序，其流程如圖5所示。以產生帶寬300kHz、時寬2ms的線性調頻信號為例，得到P值的設置和調頻累積誤差的關系，如圖6所示。

在工程實際中，需要綜合考慮上述2個因素，可以按圖6中所示選擇一些累積誤差接近于0的P值，在這一前提下，P值應該盡量小，以增加頻率步進點數，提高脈壓的旁瓣特性。

3.3 電磁兼容設計

波形形成電路為高速模數混合電路，其中的DDS芯片及其外圍電路對板級的電磁兼容設計極為敏感。其輸出信號的性能指標受到電源、地、時鐘等諸多因素的影響［5］。

對于一個模數混合電路，合理的電源／地設計是實現性能指標的關鍵。DDS芯片的電源決定了其輸出信號的雜散水平，該芯片同時需要模擬和數字電源，而在印制板上還存在著其他多達十幾種數字電源。在設計時，對模擬電源與數字電源進行有效隔離。在設計中盡量對模擬電源和數字電源使用不同的芯片進行單獨供電。供給DDS芯片的電源應采用線性電源。對于供給邏輯控制芯片的電壓相同的多種數字電源，必要時可采用同一穩壓塊或DC／DC供電，但必須在不同電源之間使用鐵氧體磁珠進行隔離。為了有效阻止來自電源的干擾信號，對電源進行了合理的去耦設計。在選擇去耦電容時考慮其阻抗曲線，使用不同電容的組合以濾除不同頻率的干擾信號。對于印制板上的DC／DC電源的使用必須非常謹慎，DC／DC電源的開關頻率必然成為輸出信號的雜散成份，因此在電源輸出處必須進行有效的濾波，還應考慮對該成份的避讓。

圖5 累積誤差計算流程圖

圖6 累積誤差與P值選取的關系

在波形產生電路中，進行大面積接地，同時對模擬接地和數字接地進行分割，二者之間通過鐵氧體磁珠相連。使用多點接地，將電路中每個接地點都直接接到距它最近的地平面上。這一接地方式使得接地線上出現高頻駐波的現象減少，但使用這一方式時應注意地線回路導致的電磁干擾，盡量使得電源和相應的地平面處于相鄰層以減小回流路徑。

在布局、布線時，優先考慮模擬器件的放置及模擬信號的路徑，尤其是時鐘信號的路徑。時鐘信號的完整性直接關系到輸出的發射激勵信號的性能指標，在設計時避開數字信號，尤其是遠離振幅較大、頻率較高的數字信號。

4 達到的系統指標

系統達到的主要性能指標如下：

體制：射頻波形形成；

頻率：甚高頻（VHF）全頻段；

信號形式：點頻、線形調頻、非線性調頻；

功率：15±2dBm；

改善因子：60dB。

系統產生的線性調頻信號頻譜如圖7所示，其脈內信噪比如圖8所示。

圖7 線性調頻信號頻譜

圖8 線性調頻信號的脈內信噪比

5 結束語

本文利用射頻波形形成技術在米波段產生了雷達激勵信號，這一技術有諸多優點：首先改善了系統的雜散特性（傳統做法所使用的變頻電路將在激勵中產生各種寄生響應），本文采用的方式省略了變頻電路，也就避開了寄生響應的困擾；同時，省去本振電路和變頻電路，也就簡化了系統的電路結構。對于本文所述的應用需求，若采用傳統做法，設備量將非常龐大，而采用射頻波形形成體制后，設備量僅為一個標準機箱。另外，該方式還提高了系統的靈活性，系統通過數字方式對輸出激勵信號的各項參數進行控制，不依賴于其他電路，對參數的改變可通過數字邏輯進行，這就使得新體制雷達對于發射激勵源在靈活性方面的諸多需求成為可能。

［1］張明友.數字陣列雷達和軟件化雷達［M］.北京：電子工業出版社，2008.

［2］梁晶，李鵬.超寬帶雷達信號產生器的設計［J］.艦船電子對抗，2012，35（2）：69－71.

［3］費元春，蘇廣川，米紅，等.寬帶雷達信號產生技術［M］.北京：國防工業出版社，2002.

［4］Bergardli L，Cortesini R.Digital chirp generator suits space application［J］.Microwave ＆ RF，1993，32（6）：83－90.

［5］姜付鵬.電磁兼容的電路板設計［M］.北京：機械工業出版社，2011.