基于AD9233高速數(shù)據(jù)采樣系統(tǒng)的設(shè)計(jì)

趙爽

摘 要：本文基于工程項(xiàng)目，主要對FMCW雷達(dá)信號(hào)采集系統(tǒng)的設(shè)計(jì)進(jìn)行研究。介紹了一種基于AD9233高速模數(shù)轉(zhuǎn)換芯片，結(jié)合FPGA并行采樣的高速數(shù)據(jù)采集系統(tǒng)，描述了系統(tǒng)的基本結(jié)構(gòu)，并對模數(shù)轉(zhuǎn)換理論進(jìn)行了重點(diǎn)分析。

關(guān)鍵詞：高速 采樣 AD9233

中圖分類號(hào)：TN792 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2014）09（a）0034-01

雷達(dá)通過向特定方向輻射電磁波，再從接收的信號(hào)中將目標(biāo)的回波信號(hào)檢測出來，從而判斷目標(biāo)的角度，距離，形狀等信息。雷達(dá)目標(biāo)的檢測一般是在十分復(fù)雜的電磁環(huán)境下進(jìn)行的，接收信號(hào)不僅含有目標(biāo)回波，還含有大量的干擾噪聲。隨著數(shù)字信號(hào)處理理論的不斷發(fā)展，雷達(dá)信號(hào)數(shù)字接收機(jī)技術(shù)日益成為雷達(dá)技術(shù)發(fā)展的重點(diǎn)。雷達(dá)的數(shù)字接收機(jī)主要包含數(shù)字采樣部分和信號(hào)處理部分。本文主要對雷達(dá)信號(hào)的高速采樣電路進(jìn)行研究設(shè)計(jì)。

1 A/D采樣電路與噪聲的關(guān)系

對于雷達(dá)接收機(jī)中頻的接收的模擬信號(hào)，要將其轉(zhuǎn)化成數(shù)字信號(hào)，需要采樣和量化。當(dāng)采用B位的A/D進(jìn)行量化時(shí)，量化的總選擇數(shù)將為，當(dāng)采用補(bǔ)碼進(jìn)行量化時(shí)，其量化范圍為（，），其量化范圍在正負(fù)區(qū)間內(nèi)是不對稱的，其動(dòng)態(tài)范圍為量化的最大幅度值與最小幅度值之比，則以dB表示為：

（1）

當(dāng)雷達(dá)的回波不含有目標(biāo)信息和雜波信息時(shí)，其中頻信號(hào)完全由接收系統(tǒng)的噪聲組成。有時(shí)目標(biāo)回波過于微弱時(shí)，就會(huì)導(dǎo)致中頻的目標(biāo)信號(hào)低于噪聲信號(hào)。此時(shí)，如果A/D的最小量化步長過大，則A/D就會(huì)檢測不到噪聲信號(hào)，信號(hào)的信息就會(huì)丟失。設(shè)接收到的中頻信號(hào)y[n]為零均值，標(biāo)準(zhǔn)差為σ的高斯白噪聲。于是，A/D的輸出為輸入信號(hào)和量化器誤差之和：

（2）

上式中，為A/D的采樣的誤差，它在區(qū)間內(nèi)均勻分布，則信號(hào)與A/D的量化噪聲比為：

（3）

當(dāng)A/D的輸入信號(hào)是標(biāo)準(zhǔn)差為的白噪聲時(shí)，A/D的輸出方差為。定義變量，于是，用A/D的輸入端噪聲功率進(jìn)行歸一化的A/D的輸出端噪聲功率為 （4）

在選擇A/D的位數(shù)時(shí)，希望，即A/D的步長選擇沒有使噪聲功率有很大的增長。

2 A/D采樣電路設(shè)計(jì)

根據(jù)以上討論，本設(shè)計(jì)選用AD公司的高性能模數(shù)轉(zhuǎn)換芯片AD9233，AD9233具有12位的轉(zhuǎn)換精度，125MSPS的轉(zhuǎn)換速度。它采用多級(jí)差分流水線架構(gòu)，內(nèi)置輸出糾錯(cuò)邏輯，在125MSPS數(shù)據(jù)速率，可保證在整個(gè)工作溫度范圍內(nèi)無失碼。其內(nèi)部結(jié)構(gòu)如圖1所示。

AD9233采用1.8V單電源供電，而數(shù)字輸出驅(qū)動(dòng)器采用一個(gè)獨(dú)立的電源供電，以適應(yīng)1.8V至3.3V邏輯。其數(shù)據(jù)輸出有三種格式，分別為：偏移二進(jìn)制、格雷碼和二進(jìn)制補(bǔ)碼。其時(shí)序圖如圖2所示：

3 結(jié)語

本文主要對數(shù)字接收機(jī)的高速數(shù)據(jù)采集部分進(jìn)行了理論分析與設(shè)計(jì)，實(shí)測結(jié)果表明，此設(shè)計(jì)具有良好的采樣性能。

參考文獻(xiàn)

[1] 陸浩，王振占.基于FPGA的高速采樣電路設(shè)計(jì)與測試[J].微電子學(xué)與計(jì)算機(jī)，2011，28（7）：106-109.

[2] 李素芝，萬建偉.時(shí)域離散信號(hào)處理[M].長沙：國防科技大學(xué)出版社，1994.

[3] 周林.數(shù)據(jù)采集與分析技術(shù)[M].西安：西安電子科技大學(xué)出版社，2005.endprint

摘 要：本文基于工程項(xiàng)目，主要對FMCW雷達(dá)信號(hào)采集系統(tǒng)的設(shè)計(jì)進(jìn)行研究。介紹了一種基于AD9233高速模數(shù)轉(zhuǎn)換芯片，結(jié)合FPGA并行采樣的高速數(shù)據(jù)采集系統(tǒng)，描述了系統(tǒng)的基本結(jié)構(gòu)，并對模數(shù)轉(zhuǎn)換理論進(jìn)行了重點(diǎn)分析。

關(guān)鍵詞：高速 采樣 AD9233

中圖分類號(hào)：TN792 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2014）09（a）0034-01

雷達(dá)通過向特定方向輻射電磁波，再從接收的信號(hào)中將目標(biāo)的回波信號(hào)檢測出來，從而判斷目標(biāo)的角度，距離，形狀等信息。雷達(dá)目標(biāo)的檢測一般是在十分復(fù)雜的電磁環(huán)境下進(jìn)行的，接收信號(hào)不僅含有目標(biāo)回波，還含有大量的干擾噪聲。隨著數(shù)字信號(hào)處理理論的不斷發(fā)展，雷達(dá)信號(hào)數(shù)字接收機(jī)技術(shù)日益成為雷達(dá)技術(shù)發(fā)展的重點(diǎn)。雷達(dá)的數(shù)字接收機(jī)主要包含數(shù)字采樣部分和信號(hào)處理部分。本文主要對雷達(dá)信號(hào)的高速采樣電路進(jìn)行研究設(shè)計(jì)。

1 A/D采樣電路與噪聲的關(guān)系

對于雷達(dá)接收機(jī)中頻的接收的模擬信號(hào)，要將其轉(zhuǎn)化成數(shù)字信號(hào)，需要采樣和量化。當(dāng)采用B位的A/D進(jìn)行量化時(shí)，量化的總選擇數(shù)將為，當(dāng)采用補(bǔ)碼進(jìn)行量化時(shí)，其量化范圍為（，），其量化范圍在正負(fù)區(qū)間內(nèi)是不對稱的，其動(dòng)態(tài)范圍為量化的最大幅度值與最小幅度值之比，則以dB表示為：

（1）

當(dāng)雷達(dá)的回波不含有目標(biāo)信息和雜波信息時(shí)，其中頻信號(hào)完全由接收系統(tǒng)的噪聲組成。有時(shí)目標(biāo)回波過于微弱時(shí)，就會(huì)導(dǎo)致中頻的目標(biāo)信號(hào)低于噪聲信號(hào)。此時(shí)，如果A/D的最小量化步長過大，則A/D就會(huì)檢測不到噪聲信號(hào)，信號(hào)的信息就會(huì)丟失。設(shè)接收到的中頻信號(hào)y[n]為零均值，標(biāo)準(zhǔn)差為σ的高斯白噪聲。于是，A/D的輸出為輸入信號(hào)和量化器誤差之和：

（2）

上式中，為A/D的采樣的誤差，它在區(qū)間內(nèi)均勻分布，則信號(hào)與A/D的量化噪聲比為：

（3）

當(dāng)A/D的輸入信號(hào)是標(biāo)準(zhǔn)差為的白噪聲時(shí)，A/D的輸出方差為。定義變量，于是，用A/D的輸入端噪聲功率進(jìn)行歸一化的A/D的輸出端噪聲功率為 （4）

在選擇A/D的位數(shù)時(shí)，希望，即A/D的步長選擇沒有使噪聲功率有很大的增長。

2 A/D采樣電路設(shè)計(jì)

根據(jù)以上討論，本設(shè)計(jì)選用AD公司的高性能模數(shù)轉(zhuǎn)換芯片AD9233，AD9233具有12位的轉(zhuǎn)換精度，125MSPS的轉(zhuǎn)換速度。它采用多級(jí)差分流水線架構(gòu)，內(nèi)置輸出糾錯(cuò)邏輯，在125MSPS數(shù)據(jù)速率，可保證在整個(gè)工作溫度范圍內(nèi)無失碼。其內(nèi)部結(jié)構(gòu)如圖1所示。

AD9233采用1.8V單電源供電，而數(shù)字輸出驅(qū)動(dòng)器采用一個(gè)獨(dú)立的電源供電，以適應(yīng)1.8V至3.3V邏輯。其數(shù)據(jù)輸出有三種格式，分別為：偏移二進(jìn)制、格雷碼和二進(jìn)制補(bǔ)碼。其時(shí)序圖如圖2所示：

3 結(jié)語

本文主要對數(shù)字接收機(jī)的高速數(shù)據(jù)采集部分進(jìn)行了理論分析與設(shè)計(jì)，實(shí)測結(jié)果表明，此設(shè)計(jì)具有良好的采樣性能。

參考文獻(xiàn)

[1] 陸浩，王振占.基于FPGA的高速采樣電路設(shè)計(jì)與測試[J].微電子學(xué)與計(jì)算機(jī)，2011，28（7）：106-109.

[2] 李素芝，萬建偉.時(shí)域離散信號(hào)處理[M].長沙：國防科技大學(xué)出版社，1994.

[3] 周林.數(shù)據(jù)采集與分析技術(shù)[M].西安：西安電子科技大學(xué)出版社，2005.endprint

摘 要：本文基于工程項(xiàng)目，主要對FMCW雷達(dá)信號(hào)采集系統(tǒng)的設(shè)計(jì)進(jìn)行研究。介紹了一種基于AD9233高速模數(shù)轉(zhuǎn)換芯片，結(jié)合FPGA并行采樣的高速數(shù)據(jù)采集系統(tǒng)，描述了系統(tǒng)的基本結(jié)構(gòu)，并對模數(shù)轉(zhuǎn)換理論進(jìn)行了重點(diǎn)分析。

關(guān)鍵詞：高速 采樣 AD9233

中圖分類號(hào)：TN792 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2014）09（a）0034-01

雷達(dá)通過向特定方向輻射電磁波，再從接收的信號(hào)中將目標(biāo)的回波信號(hào)檢測出來，從而判斷目標(biāo)的角度，距離，形狀等信息。雷達(dá)目標(biāo)的檢測一般是在十分復(fù)雜的電磁環(huán)境下進(jìn)行的，接收信號(hào)不僅含有目標(biāo)回波，還含有大量的干擾噪聲。隨著數(shù)字信號(hào)處理理論的不斷發(fā)展，雷達(dá)信號(hào)數(shù)字接收機(jī)技術(shù)日益成為雷達(dá)技術(shù)發(fā)展的重點(diǎn)。雷達(dá)的數(shù)字接收機(jī)主要包含數(shù)字采樣部分和信號(hào)處理部分。本文主要對雷達(dá)信號(hào)的高速采樣電路進(jìn)行研究設(shè)計(jì)。

1 A/D采樣電路與噪聲的關(guān)系

對于雷達(dá)接收機(jī)中頻的接收的模擬信號(hào)，要將其轉(zhuǎn)化成數(shù)字信號(hào)，需要采樣和量化。當(dāng)采用B位的A/D進(jìn)行量化時(shí)，量化的總選擇數(shù)將為，當(dāng)采用補(bǔ)碼進(jìn)行量化時(shí)，其量化范圍為（，），其量化范圍在正負(fù)區(qū)間內(nèi)是不對稱的，其動(dòng)態(tài)范圍為量化的最大幅度值與最小幅度值之比，則以dB表示為：

（1）

當(dāng)雷達(dá)的回波不含有目標(biāo)信息和雜波信息時(shí)，其中頻信號(hào)完全由接收系統(tǒng)的噪聲組成。有時(shí)目標(biāo)回波過于微弱時(shí)，就會(huì)導(dǎo)致中頻的目標(biāo)信號(hào)低于噪聲信號(hào)。此時(shí)，如果A/D的最小量化步長過大，則A/D就會(huì)檢測不到噪聲信號(hào)，信號(hào)的信息就會(huì)丟失。設(shè)接收到的中頻信號(hào)y[n]為零均值，標(biāo)準(zhǔn)差為σ的高斯白噪聲。于是，A/D的輸出為輸入信號(hào)和量化器誤差之和：

（2）

上式中，為A/D的采樣的誤差，它在區(qū)間內(nèi)均勻分布，則信號(hào)與A/D的量化噪聲比為：

（3）

當(dāng)A/D的輸入信號(hào)是標(biāo)準(zhǔn)差為的白噪聲時(shí)，A/D的輸出方差為。定義變量，于是，用A/D的輸入端噪聲功率進(jìn)行歸一化的A/D的輸出端噪聲功率為 （4）

在選擇A/D的位數(shù)時(shí)，希望，即A/D的步長選擇沒有使噪聲功率有很大的增長。

2 A/D采樣電路設(shè)計(jì)

根據(jù)以上討論，本設(shè)計(jì)選用AD公司的高性能模數(shù)轉(zhuǎn)換芯片AD9233，AD9233具有12位的轉(zhuǎn)換精度，125MSPS的轉(zhuǎn)換速度。它采用多級(jí)差分流水線架構(gòu)，內(nèi)置輸出糾錯(cuò)邏輯，在125MSPS數(shù)據(jù)速率，可保證在整個(gè)工作溫度范圍內(nèi)無失碼。其內(nèi)部結(jié)構(gòu)如圖1所示。

AD9233采用1.8V單電源供電，而數(shù)字輸出驅(qū)動(dòng)器采用一個(gè)獨(dú)立的電源供電，以適應(yīng)1.8V至3.3V邏輯。其數(shù)據(jù)輸出有三種格式，分別為：偏移二進(jìn)制、格雷碼和二進(jìn)制補(bǔ)碼。其時(shí)序圖如圖2所示：

3 結(jié)語

本文主要對數(shù)字接收機(jī)的高速數(shù)據(jù)采集部分進(jìn)行了理論分析與設(shè)計(jì)，實(shí)測結(jié)果表明，此設(shè)計(jì)具有良好的采樣性能。

參考文獻(xiàn)

[1] 陸浩，王振占.基于FPGA的高速采樣電路設(shè)計(jì)與測試[J].微電子學(xué)與計(jì)算機(jī)，2011，28（7）：106-109.

[2] 李素芝，萬建偉.時(shí)域離散信號(hào)處理[M].長沙：國防科技大學(xué)出版社，1994.

[3] 周林.數(shù)據(jù)采集與分析技術(shù)[M].西安：西安電子科技大學(xué)出版社，2005.endprint