寬帶PCSF雷達信號頻率合成器的設計與實現

翟騰普，任麗香，劉泉華，王昊飛

(北京理工大學 信息與電子學院， 北京 100081)

?

·收/發技術·

寬帶PCSF雷達信號頻率合成器的設計與實現

翟騰普，任麗香，劉泉華，王昊飛

(北京理工大學 信息與電子學院， 北京 100081)

基于脈內相位編碼脈間頻率步進(PCSF)雷達信號的特點，提出了利用復雜可編程邏輯器件、直接數字頻率合成器(DDS)和鎖相環倍頻器產生任意PCSF雷達信號的方法，并實際構造了一個寬帶、低噪聲的S波段PCSF信號源。利用該方法可以實現對輸出信號相位的精確控制，通過選擇DDS輸出信號的頻率范圍可以減少帶內的雜散分量。測試結果表明：該頻率源在320 MHz帶寬內的無雜散動態范圍為62 dBc，相位噪聲為-110 dBc/Hz@1 kHz。

脈內相位編碼脈間頻率步進；直接數字頻率合成；鎖相環

0 引 言

頻率步進雷達采用頻率步進信號實現大的合成帶寬和高距離分辨率，具有系統復雜度低且容易實現的優點。但是，由于單個脈沖瞬時帶寬小、合成信號時間長，當實驗對象為高速運動目標時，其對雷達信號處理具有較高要求。

相位編碼信號具有較大的時寬帶寬積，克服了脈沖雷達在提高發現能力和測量精度及分辨率方面的矛盾[1]。采用相位編碼信號作為頻率步進信號的子脈沖，構成的脈內相位編碼脈間頻率步進(PCSF)雷達信號[2]，實現了脈內相位和脈間頻率的兩次調制。因此，可以在較短時間內實現大的合成帶寬，拓展了頻率步進雷達的應用。

本文在分析PCSF信號特點的基礎上，介紹了基于復雜可編程邏輯器件(CPLD)、直接數字頻率合成(DDS)和鎖相環(PLL)的PCSF頻率合成器的設計方法，并且基于該方法構建了一個寬帶、低噪聲S波段信號源，并給出了其性能測試結果。

1 PCSF信號形式和解析表達式

脈沖頻率步進信號(Stepped Frequency，SF)是一種大時寬帶寬積信號[3]，其距離分辨率ΔR取決于系統有效工作帶寬N·Δf，其中，N為頻率步進脈沖串的個數，Δf為頻率步進量。由于N太大會降低目標數據率，因此，在給定距離分辨率的條件下，頻率步進量應該較大以減小N。同時，SF信號參數要求滿足緊約束條件Δf·τ≤1[4]，為獲得較大的發射信號平均功率，需增大脈沖寬度τ，減小Δf。因此，在SF信號中目標數據率與發射信號平均功率是一對矛盾。

而在PCSF信號中，緊約束條件為Δfτc≤1[5]，使得頻率步進量Δf受相位編碼子脈沖寬度τc約束。因此，在滿足較大Δf的同時，通過增加相位編碼長度，可以保證較大τ，以滿足較大的平均發射功率，從而解決距離分辨率、目標數據率和平均發射功率之間的矛盾。

PCSF信號波形如圖1所示，其中Tr為脈組重復周期，T為信號重復周期，N為頻率步進數，τc為相位編碼周期，M為相位編碼長度。

圖1 PCSF信號波形示意圖

相位編碼子脈沖信號的復包絡為

(1)

其中

PCSF信號的解析表達式為

u(t-iTr)e-j2π(f0+iΔf)t

(2)

常用的二相編碼序列有巴克碼、M碼等，脈內相位編碼序列的類型和碼長可以根據系統需要進行選擇。以15位M碼作為相位編碼序列，Cm=1,-1,-1,-1,1,1,1,1,-1,1,-1,1,1,-1,-1,其中，{Cm=ejbm=+1,-1}為二進制序列，則bm=0,π,π,π,0,0,0,0,π,0,π,0,0,π,π，bm反映了信號的相位變化。

2 PCSF頻率源方案設計

PCSF信號由中頻脈沖相位編碼信號和S波段頻率步進信號通過混頻實現。為得到高性能的PCSF雷達信號，脈沖相位編碼信號應保證在脈沖間具有穩定的波形及固定相位，而頻率步進信號應具有低雜散和低相位噪聲的特性。

2.1 相位編碼信號設計

由于在脈沖寬度τ內，載頻信號的相位每隔τc就要進行一次相位編碼。因此，精確的載頻決定了相位編碼信號的相位是否只有0或π兩種狀態，從而也影響到數據處理中對接收信號的匹配濾波處理結果，進而影響到整個系統的性能。

1) 調制模式

本文利用DDS可編程模式改變輸出信號頻率的內核方程，從而產生精確的載頻信號。

在可編程調制模式中，頻率方程可以表示為

f0=fs×(FTW+A/B)/232

(3)

式中：FTW、A和B分別對應DDS相應的功能寄存器，f0/fs<1/2，0≤FTW<231，2≤B≤232-1，且A

DDS信號的相位通過16位的相位偏移字POW來控制。相對相位偏移Δθ可由下式計算

(4)

DDS信號的相對幅度范圍可由12位幅度比例因子ASF進行數字化控制。幅度范圍的計算公式為

(5)

使用并行數據端口模式控制輸出信號的幅度和相位，相應的參數控制字直接由32位并行數據端口提供，而功能引腳F0～F3確定了32位數據表示的參數類型。

2) 數模轉換(DAC)采樣時鐘

外部晶振輸出的100MHz高性能時鐘信號作為DDS內部PLL的參考時鐘，經內部PLL倍頻后產生DAC的系統時鐘。外部100MHz時鐘信號的無雜散動態范圍大于70dBc，相位噪聲為-146dBc/Hz@1kHz。通過設置DDS內部PLL的倍頻數，將參考信號24倍頻后得到2.4GHz的DAC采樣時鐘。

2.2S波段頻率步進信號設計

常規的頻率合成技術有4種：直接頻率合成、PLL頻率合成、DDS以及DDS+PLL。

直接頻率合成技術即直接將參考信號通過混頻器、倍頻器和分頻器，從而實現寬帶頻率合成。這種頻率合成器原理簡單、頻率分辨率高、轉換速度快，但其結構復雜、體積龐大，適用范圍有限[6]。PLL技術雖然具有輸出信號頻率高、帶寬大等優點，但其輸出信號的頻率線性度差、相位誤差大且信號鎖定時間長，從而限制了其在寬帶捷變頻率源中的應用。DDS技術盡管具有頻率分辨率高、頻率轉換速度快、輸出相位連續等優點，但其輸出信號帶寬有限，雜散分量較多，并且無法直接輸出高頻寬帶信號。而DDS+PLL的方法能夠充分利用DDS頻率轉換速度快、頻率分辨率高、線性度好的特點，同時可以發揮PLL雜散抑制好、帶寬輸出大的優勢[7]。

本系統采用DDS驅動PLL的方法產生S波段頻率步進信號，但是DDS輸出信號的雜散分量較多。因此，通過選擇DDS輸出信號頻率范圍的方法，減小輸出雜散分量。DDS輸出信號的雜散分量主要分布在f=Afs±Bfo[8-9]，其中，fs為DAC系統時鐘，fo為DDS輸出信號，A、B為整數。為保證頻率步進信號的低雜散特性，首先，對DDS輸出頻段進行波段劃分，盡量避開處于帶內的低次雜散分量；然后，利用PLL對輸出信號進行倍頻；最終，得到高質量S波段頻率步進信號。

軟件仿真DAC采樣信號頻率為2.4GHz，輸出信號帶寬為16MHz，并且考慮DAC采樣頻率的2次諧波、輸出頻率的8次諧波，則輸出信號中無雜散混疊的可用頻段分布如圖2所示。

圖2 可用頻段分布圖

根據仿真結果選取可用頻段內的171.136MHz～185.682MHz作為DDS的輸出信號范圍，設置PLL倍頻數為22，以此產生中心頻率為3.925GHz、帶寬為320MHz的S波段頻率步進信號，頻率源結構如圖3所示。

圖3 DDS驅動PLL結構

鎖相環的環路帶寬越大，其輸出信號鎖定時間越短，但雜散分量越多；而鎖相環的環路帶寬越小，其鎖定時間越長，但雜散分量越少。考慮系統對跳頻時間的需求，鎖相環的環路帶寬設定為10MHz。為增強環路濾波器對帶外相位噪聲和雜散的抑制作用，環路濾波器選取有源三階二類增強型，R1、C4組成的低通濾波器可濾除相位檢波器輸出的高頻噪聲，R3、C2組成的低通濾波器可濾除運算放大器輸出的高頻噪聲，在保證鎖相環鎖定時間的基礎上，盡可能減少雜散分量的影響。

2.3 基于DDS和PLL的PCSF頻率源設計

由于DDS是可編程芯片，其輸出信號的頻率和相位可通過軟件進行控制。因此，利用DDS可以產生任意編碼類型、任意編碼長度的中頻信號，與PLL倍頻后的頻率步進信號混頻便可得到任意編碼類型的PCSF雷達信號。

以15位M碼為相位編碼序列的S波段PCSF雷達信號頻率合成器為例，介紹頻率合成器的實現方法，見圖4。

圖4 PCSF頻率源結構圖

1通道DDS芯片工作在可編程模式下，產生載頻為125MHz的相位編碼信號。其中，相位編碼序列采用上述15位M碼，相位編碼子脈沖寬度為0.1μs，信號脈寬為1.5μs，重復周期為15μs。

2通道采用DDS驅動PLL的方法，產生脈組重復周期為15μs、頻率步進量為10MHz、頻率步進數為32、中心頻率為3.925GHz、帶寬為320MHz的S波段頻率步進信號。

經過兩次混頻后，最終得到中心頻率為3.3GHz、帶寬為320MHz的S波段PCSF雷達信號。

利用DDS可編程模式可以對相位編碼信號的相位進行精確控制。通過選擇DDS輸出信號的頻率范圍，再利用DDS驅動PLL的方法可以得到高性能、低雜散的頻率步進信號，進而保證PCSF頻率源具有相位穩定、輸出頻率高、輸出帶寬大的特點。

3 頻率源性能分析及測試

通過分析PCSF頻率源系統中125MHz中頻相位編碼信號的相位穩定性以及PLL輸出的S波段頻率步進信號的雜散分量和無雜散動態范圍，驗證該頻率源系統的性能，如圖5、圖6所示。

圖5 相位編碼信號

圖6 相位編碼信號局部放大圖

1通道產生載頻為125MHz的相位編碼信號，編碼序列采用15位M碼。由圖5可知，信號相位編碼為0，π,π,π,0,0,0,0,π,0,π,0,0,π,π。相位編碼子脈沖寬度為0.1μs，載頻為125MHz。因此，0.1μs內有12.5個載頻時鐘周期，并且載頻信號波形穩定，相位為固定的0或π。

通過測量S波段頻率步進信號3.765GHz～4.085GHz內的32個頻點可知，在320MHz帶寬內，信號無雜散動態范圍大約為62dBc，相位噪聲為-110dBc/Hz@1kHz左右，如圖7所示。

圖7 中心頻率測量結果

圖8為DDS輸出的頻率步進信號，其中心頻率為3 925MHz/22，頻率步進量為10MHz/22，頻率步進數為32。圖9為DDS輸出信號經過22倍鎖相環倍頻器后形成的中心頻率為3 925MHz、帶寬為320MHz的頻率步進信號。

圖8 頻率步進信號頻譜(倍頻前)

圖9 頻率步進信號頻譜(倍頻后)

4 結束語

本文在介紹PCSF雷達信號特點的基礎上，介紹了利用DDS、CPLD和PLL頻率乘法器設計PCSF信號的方法。利用該方法可以實現對輸出信號相位的精確控制，并且可減小輸出信號的雜散分量。通過對實際構造的S波段PCSF信號源進行測試，驗證了設計方法的可行性，為實現高性能PCSF雷達信號提供了設計參考。

[1] 陸錦輝, 是湘全, 丁慶海，等. 隨機二相碼脈沖壓縮雷達信號分析[J]. 電子學報, 1996, 24(6): 125-127.LuJinhui,ShiXiangquan,DingQinghai,etal.Analysisofrandombinaryphase-codedpulseradarsignal[J].ActaElectronicaSinica, 1996, 24(6):125-127.

[2]SitlerKL.Highrangeresolutionprofilingusingphase-coded,stepped-frequencywave-forms[J].ElectronicsLetters, 2002, 38(1):46-48.

[3]EinsteinTH.Generationofhighresolutionradarrangeprofileautocorrelationfunctionsusingstepped-frequencypulsetrains[D].Massechusetts:MITLincolnlaboratory, 1984.

[4]LongT,LiD,WuQZ.Designmethodsforstepfrequencywaveformandthetargetpick-upalgorithms[J].SystemsEngineeringandElectronics, 2001, 23(6):26-31.

[5] 靳 凱, 王衛東, 王東進. 一種脈內相位編碼脈間步進頻雷達信號的研究[J]. 中國科學技術大學學報, 2006, 36(2): 137-142.JinKai,WangWeidong,WangDongjin.Thestudyonanewradarwaveform(PCSF)withhighrangeresolution[J].JournalofUniversityofScienceandTechnologyofChina, 2006, 36(2):137-142.

[6] 胡柳蔭. 寬帶捷變頻頻率合成器研究[D]. 南京: 南京理工大學, 2010.HuLiuyin.Researchoffastwidebandfrequencysynthesizers[D].Nanjing:NanjingUniversityofScienceandTechnology, 2010.

[7] 趙志勇, 常文革, 黎向陽. 一種寬帶信號產生的DDSPLLHybrid新型結構及實現[J]. 國防科技大學學報, 2013, 35(4): 103-108.ZhaoZhiyong,ChangWenge,LiXiangyang.AnovelDDS-PLLhybridstructureforwidebandsignalgeneration[J].JournalofNationalUniversityofDefenseTechnology, 2013, 35(4): 103-108.

[8]WangHY,WangHF,RenLX,etal.LowspuriousnoisefrequencysynthesisbasedonaDDS-drivenwidebandPLLarchitecture[J].JournalofBeijingInstituteofTechnology, 2013, 22(4):514-517.

[9] 劉 林, 田進軍, 劉朝輝. 基于DDS和直接頻率合成技術的超寬帶捷變頻源設計與實現[J]. 兵工學報, 2010, 31(12): 1648-1652.LiuLin,TianJinjun,LiuZhaohui.Ultra-widebandfrequencyagilesourcedesignandimplementationbasedonDDSanddirectfrequencysynthesis[J].ActaArmamentarii, 2010, 31(12): 1648-1652.

翟騰普 男，1989年生，碩士研究生。研究方向為信號與信息處理。

任麗香 女，1971年生，博士。研究方向為寬帶雷達信號處理。

劉泉華 男，1982年生，博士。研究方向為雷達系統與雷達信號處理。

王昊飛 男，1990年生，博士研究生。研究方向為寬帶雷達信號處理。

Design and Implementation of Frequency Synthesizer for Wideband PCSF Radar Signal

ZHAI Tengpu，REN Lixiang，LIU Quanhua，WANG Haofei

(School of Information and Electronics, Beijing Institute of Technology, Beijing 100081, China)

A method of producing arbitrary phase coded stepped-frequency (PCSF) radar signal was proposed based on the characteristics of this signal which incorporates complex programmable logic devices, direct digital synthesizer (DDS) and phase-locked loop-based frequency multiplexer. A S-band PCSF frequency synthesizer with low spurious noise and wideband was built using this method. With this method, phase of the output signal can be precisely controlled, and output of DDS was selected to ensure low spurs in the entire bandwidth. Experimental results demonstrate that at 320 MHz the overall spurious free dynamic range was better than 62 dBc and the phase noise was lower than -110 dBc/Hz@1 kHz.

phase coded stepped-frequency; direct digital synthesizer; phase-locked loop

10.16592/ j.cnki.1004-7859.2015.09.016

翟騰普 Email：neuq50815ztp@126.com

2015-04-08

2015-07-16

TN74

A

1004-7859(2015)09-0067-04