紙幣清分系統中光電圖像實時采集方法

鄒連英，季輝，周瑩，余尚仁

武漢工程大學電氣信息學院，湖北 武漢 430205

紙幣清分系統中光電圖像實時采集方法

鄒連英，季輝，周瑩，余尚仁

武漢工程大學電氣信息學院，湖北 武漢 430205

紙幣圖像實時采集是紙幣清分系統自動化工作的首要任務．利用現場可編程門陣列并行控制技術，實現了紙幣圖像光電轉換、模數轉換、數據緩存等功能，為紙幣清分系統實現真偽辨別、紙幣分類、殘幣識別、冠字號提取等功能提供實時清晰的紙幣圖像數據．選用三段式多光源接觸式圖像傳感器采集紙幣的光感電壓信號，經過模數轉換電路，每行三段數據同時拼接成一行，每張紙幣采集500行，組成一幅完整的紙幣圖像送到高速存儲器進行緩存．經仿真分析與實驗板驗證，采用本系統進行紙幣圖像采集可以實現1 min采集約1 382張紙幣圖像，具有很好的實時采集效果．

紙幣清分；接觸式圖像傳感器；實時采集；現場可編程門陣列

0 引言

隨著制造技術的飛速發展，假幣的制作水平越來越高，并且更加頻繁的出現在市面上．為應對日新月異的假幣制作技術，紙幣的防偽特征數也在不斷的增加．早期的驗鈔機只能辨別紙幣的部分防偽特征，并僅辨別紙幣的真偽，不能記錄所識別的紙幣更多信息．紙幣清分系統不僅能實現紙幣真偽的辨別，同時擁有紙幣分類、殘幣識別、紙幣冠字號提取等功能［1］．紙幣圖像實時采集是紙幣清分系統自動化工作的首要任務．

本文選用高效的光電傳感器采集紙幣圖像數據，利用現場可編程門陣列（Field Programmable Gate Array，以下簡稱：FPGA）控制技術實現紅、藍、綠三基色及紅外、紫外光照射的紙幣圖像實時采集．

1 紙幣清分系統架構

紙幣清分系統的機械結構如圖1所示．紙幣放入接鈔位置時，位置傳感器產生系統處理啟動脈沖信號，系統從休眠狀態進入數據采集處理狀態［2］．紙幣進入采集檢測部分，接觸式圖像傳感器（Contact Image Sensor，以下簡稱：CIS）根據軟件預設發出紅色、藍色、綠色或三基色混色光以及紅外光、紫外光等對紙幣進行光照，光照紙幣的反射光經光電轉換變成電壓信號，經模擬／數字（Analog/Digital，以下簡稱：A／D）轉換芯片將電壓模擬信號轉換成數字信號并送入FPGA控制芯片進行圖像數據組合、重排與保存處理．

圖1 紙幣清分系統的機械結構圖Fig.1 Mechanical structure diagram of banknote sorting system

FPGA控制模塊采集到的紙幣圖像數據保存到外部同步動態隨機存儲器（Synchronous Dynamic Random Access Memory，以下簡稱：SDRAM）中，清分系統的后續紙幣圖像處理工作由數字信號處理器（Digital Signal Processor，以下簡稱：DSP）模塊負責．FPGA采集模塊與DSP圖像處理模塊共用高速SDRAM存儲器，實現紙幣圖像數據的實時采集與高速處理．DSP處理模塊的分析結果控制紙幣的識別與分鈔部分的機械動作．同時，紙幣的原始采集圖像可通過通用串行總線（Universal Serial Bus，以下簡稱：USB）接口傳送給上位機進行更詳細復雜的數據處理與保存［3］．

因此，紙幣清分系統主要包括：CIS傳感器、A/D轉換器、FPGA控制器、DSP處理器、SDRAM存儲器、USB傳輸控制等模塊，模塊之間的關系框圖如圖2所示．

圖2 系統總體設計框圖Fig.2 The system architecture

2 光電CIS傳感器控制

在紙幣圖像采集模塊，選取合適的圖像傳感器十分重要．CIS接觸式圖像光電傳感器采用一體化的模組設計，將光源、傳感器、放大器集成為一體，具有尺寸小、重量輕、結構緊湊、抗震性能好等特點［4］．CIS光電傳感器采用單一的＋5 V電源供電，功耗低，速度快．本文選用SML2R183NUV型三段式CIS傳感器，其截面剖視圖如圖3所示．

圖3 CIS傳感器截面剖視圖Fig.3 The cross section view of CIS sensor

SML2R183NUV型CIS傳感器由發光二極管（Light Emitting Diode，以下簡稱：LED）光源陣列、微自聚焦棒狀透鏡陣列、光電傳感器陣列及電路板、保護玻璃、接口、外殼等部分組成．LED光源能產生紅色、藍色、綠色及三基色混色光和紅外光與紫外光，充分滿足紙幣防偽特征提取的多種光源需求．

圖4是SML2R183NUV型CIS傳感器工作時序圖．當紙幣進入啟動系統時，產生的系統喚醒脈沖信號可作為CIS開始工作的行啟動控制SI信號．LEDr／g／b／ir／uv分別為紅、綠、藍光以及紅外、紫外光的電流驅動信號，由電流驅動芯片輸出控制光源的亮滅．本設計選用SCT2007芯片作為電流驅動芯片．當SI信號有效后，打開電流驅動芯片，產生指定的光源照射經過的紙幣，被照射的紙幣反射光經CIS傳感器轉換為電壓信號SIG1、SIG2、SIG3輸出．SIG1、SIG2、SIG3三段是將紙幣長度分成三段同時進行掃描，通過并行采集紙幣的三個部分，實現圖像數據的高速實時采集．

圖4 CIS采集時序圖Fig.4 The acquisition timing diagram of CIS sensor

一旦行啟動信號SI脈沖開始，三段并行信號都要等待63個時鐘周期，信號從第64個時鐘開始采集并轉換成電壓信號，第一段信號編號為1－432，第二段信號編號為433－864，第三段信號編號為865－1440．因此，每行有效像素為1440，前兩段為432個有效像素，最后一段為576的有效像素．三段圖像并行采集過程在CLK時鐘信號的上升沿開始轉換，在CLK時鐘信號的下降沿形成較穩定的電壓轉換數據．

為實現圖4的圖像光電轉換采集時序，需要FPGA提供精確的時鐘節拍信號CLK、行啟動信號SI以及SCT2007電流驅動芯片控制信號．這部分的邏輯設計關鍵是節拍的控制，可通過對時鐘信號進行精確計數實現SI、LED信號的跳變時間．圖5是CIS傳感器的控制邏輯仿真時序圖，圖中s＿cnt信號用來精確計數cis＿8 m的時鐘節拍，當s＿cnt計數到64時，產生cdsen信號激活SCT2007電流驅動芯片開始工作，點亮指定光源．紙幣反射光源的光信號在s＿cnt等于65時開始轉換成電壓信號．

圖5 CIS數據采集代碼仿真波形Fig.5 The simulation waveform of CIS data acquisition

3 多路AD轉換接口控制

SML2R183NUV型三段式CIS傳感器采集轉換的電壓信號需要送到A／D轉換電路進行模數轉換，同時每行三段數據還需要進行數據拼接，重組成一幅正確完整的紙幣圖像進行緩存，便于后續數據處理算法進行一幅紙幣圖像數據的處理．SML2R183NUV型CIS傳感器的工作頻率最高可達8 MHz，且為三段式輸出模式．因此，A／D轉換器的并行采樣時鐘必須支持24 MHz或更高的頻率．

本系統選用HOLTEK公司的HT82V26芯片，最高工作時鐘為30 MHz，可以配置選擇3通道SHA模式，性能方面完全滿足SML2R183NUV型號傳感器對圖像采集的要求．圖6是HT82V26芯片的3通道SHA工作模式時序圖．CIS傳感器轉換的電壓信號SIG1／2／3與A／D轉換芯片的VINR、VING、VINB模擬信號輸入相連．CDSCLK2為8 MHz時鐘信號，用來鎖定模擬電壓信號的電壓穩定區間．ADCCLK是轉換后的數字信號參考時鐘，頻率是24 MHz．模擬電壓信號經A／D轉換后的數字信號分時從D7～D0端送入FPGA控制接口．

圖6 A／D轉換芯片的3通道SHA模式時序圖Fig.6 3－channel SHA mode timing diagram of A／D converter

這部分的控制邏輯主要是產生能鎖定模擬電壓信號的CDSCLK2時鐘信號以及控制轉換后數字數據節拍的ADCCLK信號．這兩個信號的跳變沿要嚴格按照圖6所示的時序參數要求設計．當第一個模擬信號開始采集時，一行紙幣數據被被為R、G、B三段數據，這三段數據同時被A/D采集進入并且轉換為數字信號，圖7為三段數據按圖6時序進行拼接的仿真．

圖7 3段A／D數據拼接時序仿真圖Fig.7 The joint timing simulation diagram of 3－section A／D data

FPGA控制模塊在完成了模數轉換芯片控制的同時，還需要進行數字信號的數據重組與緩存工作．三段數據根據CIS分段長度分別為432字節、432字節、576字節，在FPGA內部創建3個SRAM緩沖區并行保存這三段數據．在三段數據采集完成后再由SDRAM控制邏輯從3個SRAM緩沖區依次讀出每段圖像轉換數據，圖8是3個SRAM分段數據拼接仿真圖．

圖8 三段SRAM分段數據拼接仿真圖Fig.8 The joint timing simulation of 3－section data in SRAM

4 紙幣圖像采集實時性分析

以第五套100元人民幣為例，每張紙幣長15．5 cm，寬度7．7 cm．一張紙幣圖像采集每行1 440像素×500行的數據．CIS采集時序按圖4實現．

一行1 440像素分為432、432、576三段，采用并行采集方式，每行正式光照轉換在等待64個采樣周期后開始，每個像素在一個周期內完成光電轉換．CIS采集時鐘頻率為8 MHz，即周期為0．125μs，取最長一段所需采集時間作為一行的采集時間為：t1＝64×0．125μs＋576×0．125μs＝8μs＋72μs＝80μs.

CIS采集的每一個像素數據被24 MHz的A/D轉換器同時進行模數轉換，并存放到FPGA內部的SRAM中，因A/D轉換速度剛好是CIS采集速度的3倍，所以在CIS每個像素采集的同時可并行進行A/D模數轉換，從圖6可以看出轉換延時只有3個CIS采樣周期，即3×0．125μs＝0．375μs．內部SRAM緩存數據由100 MHz的SDRAM控制器讀走所需要的時間大約為0．01μs×1 440＝14．4 μs．因此CIS采集之后每行數據的重組和緩存時間大約為0．375μs＋14．4μs＝14．775μs．

由于本系統采用FPGA技術實現CIS采集控制、A/D模數轉換控制及SDRAM讀寫控制，模塊之間的數據以并行的方式進行傳遞，每行數據的重組和緩存時間14．775 μs可在CIS光照等待時間8 μs中并行進行并將行等待適當延長，這樣一行1 440像素數據的采集、A/D轉換、重組、緩存時間為：t2＝14．775μs＋72μs＝86．775μs.

一張紙幣500行數據處理所需時間為t3＝86．775μs×500＝43 387．5μs≈43．39 ms．1 min能采集處理的紙幣數量為N＝60 000 ms/43．39 ms≈1 382張．

因此，采用本系統進行紙幣圖像采集可以實現1 min采集約1 382張紙幣圖像，具有很好的實時采集效果．

5 結語

采集方法在以CycloneII系列的EP2C35F484C8N芯片為FPGA控制芯片實驗板上進行了實物驗證，可以采集到清晰的紙幣圖像數據．

本文選用高效的CIS光電傳感器采集紙幣圖像數據，利用FPGA并行控制技術實現了紙幣圖像采集與緩存功能，為紙幣清分系統實現紙幣真偽的辨別、紙幣分類、殘幣識別、紙幣冠字號提取等功能提供實時清晰的紙幣圖像數據．

致謝

國家自然科學基金委員會和湖北省教育廳為本研究提供資金資助，特此感謝！

［1］馬繼剛．新舊版第五套人民幣防偽特征的比較研究［J］．中國人民公安大學學報：自然科學版，2006，12（1）：46－51．

MA Ji－gang．The security features comparison between new and old version of the fifth set of RMB［J］．Journal of Chinese People’s Public Security University：Science and Technology，2006，12（1）：46－51．（in Chinese）

［2］宋恩雨．基于CIS傳感器的紙幣鑒偽與清分系統研究［D］．青島：山東科技大學，2007．

SONG En－yu．Study of paper currency discrimination and sort system based on CIS sensor［D］．Qingdao：Shandong University of Science and Technology，2007．（in Chinese）

［3］楊林楠，李紅剛，張麗蓮，等．基于FPGA的高速多路數據采集系統的設計［J］．計算機工程，2007，33（7）：246－248．

YANG Lin－nan，LI Hong－gang ZHANG Li－lian，et al．Design of high speed multichannel data gathering system based on FPGA［J］．Computer Engineering，2007，33（7）：246－248．（in Chinese）

［4］程開富．接觸式圖像傳感器的發展與應用［J］．國外電子元器件，2002，20（6）：62－65．

CHENG Kai－fu．Development and application of contact image sensor［J］．International Electronic Elements，2002，20（6）：62－65．（in Chinese）

Real－time acquisition method of photoelectric images in banknote sorting system

ZOU Lian－ying，JI Hui，ZHOU Ying，YU Shang－ren
School of Electrical and Information Engineering，Wuhan Institute of Technology，Wuhan 430205，China

The functions of banknote photoelectric conversion，analog to digital conversion and data cache were performed by field programmable gate array parallel technology．According to the collected images，banknote sorting system can realize authenticity recognition，banknote classification，worn coin distinguish and crown font extraction．The voltage signals of banknote's light－sensing image were acquired with a threesection and multi－source contact image sensor．After analog to digital conversion，three－section data were spliced into one line，and 500 lines were spliced into a image saved in cache．Through the simulation and the experimental verification of banknote image acquisition board，about 1 382 pieces of banknote images are achieved in a minute．It proved that this method has a good effect of real－time acquisition．

banknote sorting system；contact image sensor；real－time acquisition；field programmable gate array

TP391.4

A

10.3969/j.issn.1674-2869.2015.05.013

1674-2869（2015）05-0065-05

本文編輯：苗變

2015－4－30

湖北省教育廳科學技術研究項目（D20131505）；國家自然科學基金項目（61271363）

鄒連英（1977－），女，湖北黃岡人，副教授,博士．研究方向：FPGA系統開發、嵌入式系統設計．