ROACH構架中的多相頻譜儀仿真測試

摘 要：針對射電天文觀測應用需求，結合最新工業界可編程邏輯門陣列（FPGA）技術的發展，研究了基于天文信號處理與電子技術研究集合庫（ROACH）構架中的多相寬帶頻譜儀仿真設計。文章重點介紹了頻譜儀的設計流程、Simulink中的設計構架、數據流模塊，并進行了仿真測試結果分析。實現并驗證了具有16～32K通道數，2～2.5 GHz的處理帶寬，可以達到68.5 kHz的頻譜分辨率的頻譜儀設計，從而進一步提高了相關數據處理效率和滿足了頻譜儀設備發展與類似密集型數據處理的需求。

關鍵詞：ROACH Simulink 多相 頻譜分辨率

中圖分類號：P161 文獻標識碼：A 文章編號：1674-098X（2015）01（b）-0018-02

頻譜儀通過測量特定設備在特定頻率范圍內的響應，是進行頻譜轉換與測量的專用設備，用來對各種信號進行處理分析。近年來，頻譜儀不但被更加廣泛的使用在科研工作中，而且伴隨著半導體技術的發展，寬帶高速ADC、高性能數字信號處理芯片/算法，以及高性能計算機總線的出現，基于FFT原理的數字頻譜技術近年來迅速發展起來。

目前國內外比較常見的頻譜儀系統是基于Xilinx平臺系列的FPGA的數字信號處理系統[1]。例如美國加州大學伯克利分校近年來也在研制類似的頻譜儀，其ROACH構架平臺包括具有2Gsps的高速采樣率，進行對頻帶調制，多相濾波，傅里葉變換，和對數字信號的高速傳輸（通過CX4網絡端口將數據以UDP包形式輸出），輸出端可接駁GPU系統，交換機和高速網卡等，這一系列頻譜儀的主要特點是具有多個Z-DOK接口，可以接駁多種I/O板（包括雙路2GSa/s的采樣卡或者四路500MSa/s的模數，數模轉換卡）[2]。與此同時德國馬普研究所近來也在研發一種擴展帶寬快速傅里葉變換頻譜儀系統[3]，該系統采用賽靈思最新的Xilinx Virtex-6可編程邏輯門電路（FPGA）處理核心，配備實時帶寬單通道4 GHz、雙通道2.5 GHz的數字轉換和采樣模塊，實現了32 K傅里葉變換通的高分辨率數字頻譜分析能力。

綜合以上特點，結合目前Xilinx最新發展的Virtex系列FPGA技術發展，我們在ROACH平臺中進行多相寬帶數字頻譜儀系統仿設計。

1 頻譜儀設計框架

頻譜儀的主要原理是將接收輸入的基帶混合中頻（IF）信號進行外差式采樣，將輸入的信號進行量化與編碼的數字測量后，通過數據總線傳輸至FPGA芯片核心，進行多相濾波與快速傅里葉變換運算的數字信號處理，然后計算信號的功率譜數據，得到信號測量結果，并按照X軸為頻率，Y軸為功率譜的數據矩陣，將測量結果存儲在頻譜儀內置的存儲芯片中。通過頻譜儀的網絡接口，可將數據輸出至后端接收電腦，實現進一步的測量處理與圖形繪制等工作。頻譜儀機柜將多套頻譜儀整合封裝，并設置統一的電源與時鐘模塊。

2 多通道頻譜儀的具體設計

不同與傳統的Verilog語言底層設計，Xilinx近年來引入系統級模塊化設計的概念，在這種方式下，不僅可以更直觀、快速和靈活的進行系統級模塊的構建，而且可以使設計者把更多精力集中在核心算法的實現，而不必拘泥于具體實現方式。

在Matlab Simulink平臺下，我們調用Xilinx System Generator函數庫和Xilinx函數庫，依次連接ADC，PFB和FFT模塊，ADC模塊的時鐘頻率為2048MHz（1024Mhz的奈奎斯特采樣率），ADC四路同步輸出，因此全局時鐘為1/4的ADC頻率，512 MHz；PFB和FFT模塊中設置大小為2^14=16K通道輸出，之后連接實部虛部的分離模塊和系數量化模塊，將FFT輸出的18bit按比特位選擇其中的8bit，并將輸出合并為128bit的總數據鏈路。設計如圖1所示。

傳統的FFT處理過程中會產生一定的頻譜泄露，為了實現更好的相鄰頻帶頻響特性，我們在設計中加入了多基于窗函數的相濾波器組，使得經過FFT處理過的每通道頻譜得到最大信噪比。

如圖2所示，整體設計調用Xilinx自帶FIR濾波器模塊進行拼接，FIR采用4抽頭漢寧窗算法。通過多相FIR濾波器對輸入的信號進行預譜帶處理后，傳輸到后端的1024通道FFT模塊中。

如果直接將128bit總數據鏈路輸入到傳輸模塊，則無法控制每個IP數據包中對應的頻譜信息，因此設計中Bram寄存器對數據流進行重組。此模塊的功能為順序輸入數據，按預存次序輸出。將16K通道對應分配到16IP中，每個IP接收對應的1024個通道，具體的數據流信息如表1所示。通過數據流調整模塊和IP數量的對應控制，可以實現對信號頻譜的任意目標分配，非常靈活。

3 性能測試和分析

整體設計中，由于采用了FIR4抽頭漢寧窗算法的多相濾波器組與FFT相結合的頻譜儀處理核心，使得其多通道譜輸出旁帶得到很好的抑制。比較而言，漢寧窗的主瓣與海明窗相當，比同階的矩形窗寬，旁瓣最大泄漏為-42 dB，矩形窗為-23 db，漢寧為-52db。漢寧窗旁瓣隨其階數的增加以- 5.5dB/個的速度衰減，為最快，海明窗與矩形窗則都以-1.5dB/個的速度下降。海明窗的旁瓣衰減略比漢寧窗大，但是隨旁瓣增加其衰減很慢。因此實際信號分析中常常選用漢寧窗，只要選擇恰當的階數，使用漢寧窗截斷的時候，頻譜泄漏可以更小，這樣就可以有效改善FFT輸出的頻率響應，抑制頻譜泄露。

我們在Matlab中對實際設計進行了測試，如圖3所示，在加入多相濾波器組后的FFT輸出旁瓣抑制達到近-70db較之單獨FFT輸出的-30db旁瓣，旁帶干擾大大降低。

對于頻譜儀整體響應，在Matlab Simulink平臺下，給系統輸入疊加脈沖信號的白噪聲輸入進行系統測試。頻譜儀輸出測試結果如圖4所示，從圖中可以看出在對應的通道中得到了疊加信號頻譜響應，驗證頻譜儀設計仿真工作正常。

4 結論

通過對數字頻譜儀系統的分析和測試，達到了我們在實際應用中需要的設計要求；對比驗證了加窗后的FFT處理有效地降低了通道間的頻譜泄露，初步討論和測試了數字頻譜儀對后端系統的影響，穩定高速的實時寬帶數字頻譜儀系統可以提高整個數據接收系統的信號傳輸性能；最后對系統進行了上電測試，驗證了設計方案的可行性和可靠性。要在射電望遠鏡系統中實際應用，還需要在現有初步研究的基礎上進行更進一步的系統分析和測試，尤其是特殊環境的可靠性測試。

參考文獻

[1]Aaron Parsons， Donald Backer，Andrew Siemion，et al.，A Scalable Correlator Architecture Based on Modular FPGA Hardware and Data Packetization[J].PASP，2008，120（873）：1207-1221.

[2]A.Parsons，D.Backer，C. Chang， et.al.PetaOp/Second FPGA Signal Processing for SETI and Radio Astronomy，Proc. 10th Asilomar Conference on Signals， Systems and Computers， Paci_c Grove， CA，2006.

[3]http：//www.radiometer-physics.de/rpg/html/Products_Spectrometers.html.