高祥, 楊小銳, 蔡樂才, 居錦武, 高媛媛
(1.四川理工學院 a.機械工程學院;b.計算機學院;c.理學院, 四川自貢643000;2.宜賓學院, 四川宜賓644000)
?
基于AD9833的智能信號發生器設計與仿真
高祥1a, 楊小銳1a, 蔡樂才2, 居錦武1b, 高媛媛1c
(1.四川理工學院 a.機械工程學院;b.計算機學院;c.理學院, 四川自貢643000;2.宜賓學院, 四川宜賓644000)
針對高頻信號源直接數字頻率合成存在較多雜散信號和較窄輸出頻帶等問題,提出了一種頻率和相位可編程的智能信號發生器設計方法。該系統的波形發生器采用DDS芯片AD9833,通過單片機編程控制,可實現正弦波、三角波和方波等多種波形輸出。輸出頻率相對誤差數量級為10-5時,正弦波最高頻率為10 MHz,最低頻率為10 Hz;方波和三角波最高頻率為5 MHz,最低頻率為100 Hz。仿真結果表明,該系統具有雜散信號小、輸出頻帶寬、精度高、切換速度快等特點。
頻率合成技術;信號發生器;智能信號;仿真
高頻寬帶信號發生器是工業自動化過程控制和機械設備振動試驗的重要測試儀器,要求其具有很高的頻率精度,同時輸出信號要求寬頻帶且相位連續[1-2]。基于DS技術和PLL技術進行頻率合成的信號發生器,不能實現高精度和良好頻譜純度的功能,而采用DDS技術的信號發生器輸出波形的相位連續、穩定度高,具有非常高的頻率精度和輸出帶寬。DDS技術采用數字合成方法產生相對于采樣時鐘相位和頻率均可調節的信號,再經正弦ROM表映射產生相應波形[3-4]。目前,基于DDS的智能信號發生器設計方案主要有以下3種:(1)基于單片機和數模轉換器方案。其實質是單片機通過程序控制數模轉換器產生簡單的輸出波形,波形的高頻特性和精度受單片機的性能限制,輸出波形的頻率較低,軟件設計較復雜[5];(2)單片機和鎖相環集成芯片方案。利用鎖相環分頻的方式產生輸出波形,雖然輸出波形具有良好的穩定性,但存在頻率轉換精度和信號切換速度沖突的問題;(3)基于數字信號處理器的方案。其波形由DSP或者FPGA的軟件程序產生,具有精度高、失真小等優點[6-7],但存在軟件設計復雜,性價比不高等缺點。本文選用專用可編程波形發生芯片AD9833進行頻率合成,系統的軟硬件設計經過仿真測試,輸出波形頻譜純度和波形穩定度很高。
AD9833自帶工作頻率高達40 MHz的3線SPI接口,外部控制器通過SPI接口對AD9833進行編程操作,AD9833的內部結構如圖1所示。相位寄存器的數值隨著外部時鐘信號步進增加,該數值與外部控制器產生的相位控制字相加后輸入到正弦數據存儲地址中得到地址相位信息。地址相位信息通過正弦數據存儲表映射得到數字量信號S(n),該信號經過數模轉換后得到模擬梯形波信號S(t),最后經過低通濾波器得到精度和雜散抑制度很高的輸出波形[8]。該芯片可通過軟件編程改變控制輸出信號相位和頻率參數,實現相位連續狀態下的多波形快速切換。

圖1 AD9833工作原理圖
2.1 硬件結構總體設計
硬件平臺按照功能模塊進行設計,主要功能模塊包括系統電源模塊、執行模塊、數據交換模塊、決策模塊和操作模塊。決策模塊采用STC15W4K32S4單片機為主控制器,是整個硬件平臺數據處理和信息交互的核心;執行模塊采用波形發生器AD9833集成芯片作為直接數字頻率合成中心;操作模塊和數據交互模塊提供了人機交互接口和程序下載調試功能;系統電源模塊根據各模塊的工作電壓分別設計了獨立供電電路。單片機接收用戶鍵盤輸入的所需波形和頻率幅值參數,產生相應控制字傳遞給波形發生器芯片AD9833,AD9833收到控制字后產生所需波形,同時單片機驅動液晶顯示該波形名稱、頻率等參數信息。硬件平臺設計如圖2所示。

圖2 硬件平臺總體設計圖
2.2 波形發生器電路設計
AD9833是ADI公司生產的一款完全集成的直接數字頻率合成(DDS)芯片,該芯片具有休眠功能,即未工作部分能進入休眠狀態,可大大降低系統功耗。同時AD9833外部電路簡單,通過SPI接口與控制器連接,配合簡單的解耦電容器、精度要求不高的電阻器和有源晶振就可以產生頻率較高的波形信號,其與單片機連接電路如圖3所示。

圖3 AD9833與單片機連接電路
2.3 人機界面硬件設計
本設計的智能信號發生器采用4×4的矩陣鍵盤作為命令參數輸入工具,鍵盤的編碼值可通過行列掃描方式得到,單片機采用并行方式與液晶連接,可以顯示人機交互信息及輸出波形的參數信息,人機界面硬件設計如圖4所示。

圖4 人機界面硬件電路
2.4 濾波電路設計
AD9833輸出頻率范圍為0~12.5 MHz,為保證輸出波形在工作范圍內最大程度不失真,設計了截止頻率為12 MHz的二階巴特沃斯低通濾波器[9-11],其傳遞函數的如下:
(1)
電路結構采用無限增益多路反饋型電路,其基本結構如圖5所示。

圖5 二階巴特沃斯低通濾波器電路
為了取得良好的低通濾波效果,需要根據給定頻率fc大小,參考二階無限增益多路反饋巴特沃斯低通濾波器設計電容選擇表選擇電容C1大小為100 pF[12],然后根據所選擇電容C1的理論值,計算電阻換標系數K。
(2)
按二階無限增益多路反饋巴特沃斯低通濾波器設計用表確定電容C2與歸一化電阻值r1~r3,將歸一化電阻值乘以換標系數K得到各電阻實際值,具體數據計算如下:取增益Kp=-2,查表可得r1=2.565kΩ,r2=3.292kΩ,r3=5.130kΩ。用歸一化阻值分別乘以電阻換標系數并根據常用電阻值系列可確定實際電阻R1=220 Ω,R2=330 Ω,R3=470 Ω,C2=0.15x100 pF=15 pF,取C2=20 pF。
2.5 信號處理電路設計
波形發生器AD9833產生的輸出信號電壓幅值較小,不便于驅動后級的負載電路,所以需要進行信號電壓幅值放大。經過濾波之后的波形輸出信號首先經過一級由高精度運算放大器OAP2277組成的電壓跟隨器,這樣可以進一步優化濾波電路的輸出阻抗,然后輸出信號加到后級運放的同相輸入端實現電壓幅值的負反饋放大。本設計的運放電路采用寬頻帶精密放大器ADA4627,其具有低噪聲和低失調、漂移的特性,適合應用于不容許存在誤差源的場合。具體信號處理電路如圖6所示。

圖6 波形信號處理電路
系統上電完成初始化后,單片機根據掃描得到的鍵盤輸入信息計算出波形參數,并產生相應控制字傳遞給波形發生器AD9833芯片,最終輸出和設定值相同頻率和幅值的相應波形,同時將波形的參數信息顯示到LCD上,具體流程如圖7所示。

圖7 系統軟件流程圖
單片機對AD9833寫控制寄存器、頻率寄存器和相位寄存器時,首先需要把選通信號置為有效狀態,此時寫入的數據才有效。單片機完成AD9833的初始化工作后,設置其數據寫入方式,最后寫入數據得到想要的波形。具體軟件流程如圖8所示。

圖8 單片機控制AD9833軟件流程圖
本系統的仿真測試工作在Multisim 10.0平臺上完成。測試過程中使用軟件內部提供的模擬鍵盤設定需要產生波形的類型、頻率和幅值參數,依次產生峰值電壓20 V,頻率100 Hz的正弦波、方波和三角波[13],并將測試的波形信息顯示在模擬示波器中,具體測試結果如圖9所示。

圖9 多波形信號測試仿真圖
為測試本設計信號發生器的頻率帶寬和頻率精度特性,對信號發生器輸出的正弦波頻率精度進行仿真測量,測量結果見表1。

表1 正弦波仿真結果
對方波頻率精度進行仿真測量,測量結果,見表2。

表2 方波仿真結果
對三角波頻率精度進局中真測量,測量結果見表3。

表3 三角波仿真結果
以上實驗結果表明,該智能信號發生器產生的波形具有很高的精度和穩定性,并且輸出信號的頻帶很寬。相對誤差為10-5時,輸出的正弦波頻率范圍為10 Hz~10 MHz;方波的頻率范圍為100 Hz~5 MHz;三角波的頻率范圍為100 Hz~5 MHz。
本文利用波形發生器AD9833集成芯片設計了一種智能信號發生器,該信號發生器可根據使用者的指令輸出多種波形信號,具有波形穩定、相位連續的優點,同時具有很寬的頻域和較高的精度指標。
(1)本設計的智能信號發生器與基于單片機和數模轉換器的方案相比,具有更高的波形輸出頻率和輸出帶寬。
(2)與單片機和鎖相環集成芯片的方案相比,輸出波形的精度更高,并且波形間的切換速度更快。
(3)與基于數字信號處理器的方案相比,兩者都具有很高的輸出波形穩定度和高頻帶寬,但本設計的軟硬件相對簡單,縮小了開發的難度和周期,具有更高的性價比,所以本設計的智能信號發生器非常適合應用于工業自動化過程控制和機械設備振動試驗等相關領域。
[1] 徐真,張勇.基于PXI-6713的多功能信號發生平臺開發[J].計算機應用與軟件,2012,29(1):168-170.
[2] 韓旭,于小億.基于PSOC的DDS信號發生器設計[J].電測與儀表,2012,49(3):85-88.
[3] 王學力,任全會.基于NIOSⅡ便攜式信號發生器設計[J].電子器件,2013,36(4):478-481.
[4] 郝小江,繆志農,黃昆.基于FPGA的QAM信號發生器設計[J].中國測試,2010,36(2):53-55.
[5] 張美仙,王紅亮,丁海飛.基于DDS芯片的信號源設計[J].儀表技術與傳感器,2010(9):54-56.
[6] 曹鄭蛟,滕召勝,李華忠,等.基于FPGA的DDS信號發生器設計[J].計算機測量與控制,2011,19(12):3175-3177,3186.
[7] 梁睿.基于DSP和DDS的信號發生器硬件設計及可靠性研究[D].武漢:武漢理工大學,2012.
[8] 孫瑩瑩,盧京陽,劉思久,等.基于DDS與數字電位器的正弦信號發生器設計[J].電測與儀表,2012,49(559):93-96.
[9] 張海燕,周麗琴,嚴方.基于AD9959的相位差可調的信號發生器的設計[J].煤礦機械,2011,32(1):47-49.
[10] 高建棟,韓壯志,何強,等.一種改善DDS電路系統雜散方法研究[J].中國測試,2012,38(6):71-74,100.
[11] 張海濤,苗圃,李珍.DDS雜散抑制技術研究與仿真[J].計算機仿真,2011,28(2):397-401.
[12] 張國雄.測控電路[M].4版.北京:機械工業出版社,2011.
[13] 王鳳強,王中訓.基于FPGA的VGA顯示函數信號發生器設計[J].電視技術,2013,37(7):111-113.
Design and Simulation of Intelligent Signal Generator Based on AD9833
GAOXiang1a,YANGXiaorui1a,CAILecai2,JUJinwu1b,GAOYuanyuan1c
(1a.School of Mechanical Engineering; 1b.School of Computer Science; 1c.School of Science, Sichuan University of Science & Engineering, Zigong 643000, China; 2.Yibin University, Yibin 644000, China)
There are many spurious signal and narrow output frequency band in the direct digital frequency synthesis for high frequency signal source. Aiming at these problems, a design method of frequency and phase-programmable intelligent signal generator is proposed. The waveform generator of the system has used DDS chip AD9833. Through microcontroller programming control, the outputs of a variety of waveforms, such as sine wave, triangular wave, square wave, can be achieved. When the order of magnitude of the relative error of output frequency is 10-5, the highest frequency of sine wave is 10 MHz, and the lowest frequency is 10 Hz; the highest frequency of square wave and triangular wave is 5 MHz, the lowest frequency is 100 Hz. The simulation results show that the system has the characteristics of small spurious signal, wide output frequency band, high accuracy, fast switching speed and so on.
frequency synthesis technology; signal generator; intelligent signal; simulation
2015-04-14
人工智能四川省重點實驗室基金項目(2013RZY03);企業信息化與物聯網測控技術四川省高校重點實驗室開放基金項目(2013WYY05;2013WZY04;2014WZY01);四川理工學院科研基金項目(2014KY03;2012KY22);自貢市科技局創新團隊項目(2013z167)
高 祥(1983-),男,山東膠州人,助教,碩士,主要從事物聯網測控技術、智能儀器儀表、光機電一體化技術與設備方面的研究,(E-mail)319007gao@163.com
1673-1549(2015)03-0057-05
10.11863/j.suse.2015.03.12
TM935;TN74;TP391.9
A