胡 杰(南京科遠自動化集團股份有限公司,南京 211102)
基于R-SET結構邏輯門電器及解發器設計及應用分析
胡杰
(南京科遠自動化集團股份有限公司,南京211102)
R-SET結構是一種基于單電子晶體管的新型電路結構,本文從該結構的反相器作為入手點,對這種結構的性能和工作原理等進行詳細的分析,并且探討基于R-SET結構的邏輯門電氣、解發器的設計要點,希望在以后的設計過程中能進行更好的優化。
R-SET結構;邏輯門電器;解發器
單電子晶體管(簡稱SET)目前已成為了微電子低功率研究領域的全新的課題,SET其具有的互補性特點與CMOS管的電路結構非常相似,所以學者們開始對其進行廣泛的研究。本文通過基于R-SET結構對SET電路進行設計,了解其工作原理和運行的性能情況,為以后的用電器設計以及解發器的設計提供更多的理論依據。
在單電子晶體管中若SET結構中的源極和漏極其偏置適當,那么其電壓能夠通過柵極進行改變,同時能夠實現周期性的阻塞和隧穿。在I/V特性曲線圖中如果電荷狀態的背景不同,那么該結構的源極、漏極之間的電流則會體現出相移的特性。
2.1R-SET結構
在R-SET結構中其上端的SET管其D、G兩級均處于高電平,其電流為恒定值,從而有效的將輸出電阻進行上拉操作。由圖可知上端的S極和下端的D極相連,從而形成了R-SET的結構。
圖1中我們分別將R-SET結構、R-SET結構的反相器、反相器的傳輸特性曲線再加上瞬態曲線等進行展示。圖中b所示,即R-SET的反相器結構,其中負載管是T1,T1能夠將柵極管和偏置電源進行相連,連通之后一直處于微導通的狀態,導通的電流為恒定值因而其主要的作用就是充當上拉電阻;工作管為T2,T2的柵極和輸出端相連,工作管的漏極和負載管的源極相連。上圖中c所體現的是該電路中的傳輸特性,如果輸入的電平較高,那么工作管將會保持隧穿狀態,此時工作管的電阻值在負載管內完全可以忽略,那么輸出端的電平則為低電平;相反如果輸入端的電平較低,此時的工作管處于阻塞或者停滯狀態,此時負載管導通,因而輸出端的電平較高,這就完全實現了反相器的功能。通過對瞬態仿真結果的分析,充分的體現了該結構邏輯功能的正確性,其傳輸平均延時較短,該結構反相其的噪聲容限較大。
2.2基于R-SET結構的邏輯門電路
若或非門電路的輸入端高電平為25mV,輸入端的低電平為0;該電路顯示出其具有電壓整形的特點。如果輸入的仿真波形為高電平,那么其輸出端的電平均為低電平;相反如果輸入端為低電平,那么輸出端則為高電平。和互補型的電路相比,其晶體管的數目明顯減少,電能的損耗和傳輸拖延時間均顯著降低,在實際的應用過程中能夠使用此結構完成各種組合邏輯電路。
3.1R-SET結構SR鎖存器
以R-SET結構為基礎設計的SR鎖存器電路是兩個或非門共同組成的穩態電路,我們將其仿真波形演示。
在仿真波演示中若使R=0且S=0時,兩個或非門沒有任何的影響,電路由于獲得了內部的反饋信號,從而能夠保持之前的狀態;如果S=0且R=1時,其中一個或非門輸出端的電平為低電平,如果信號傳輸到另一個或非門時其輸出端的電平為高電平;不管觸發器之前處于什么狀態,即如果是“0”狀態,且條件不變,那么=1,Q=0;若S=1且R=0,那么肯定會存在Q=1,=0,那么該種狀態非“0”狀態,同樣也非“1”狀態。但若S、R的輸入端和輸出端的電平均為低電平,那么觸發器的狀態依然無法進行判斷,而在正常工作時其輸入信號必須遵守二者乘積為“0”的條件,所以基于R-SET結構的鎖存器具備邏輯功能。
3.2R-SET結構的D觸發器設計
D觸發器是在鎖存器的設計基礎上增加一個阻塞電路D觸發器,D指的是該觸發器中的輸入信號。
在對D觸發器的仿真波形演示中時鐘信號采用clk進行表示,D是觸發信號。如果D值為1時,其時鐘信號一直上升直到上沿以前,其G4、G5的輸出信號一直保持為0;若時鐘信號一直上升超過上沿,此時G4、G5的輸出信號發生跳變,從之前維持的“0”跳轉成“1”。觸發器的輸出信號Q設置為0;其被設置為1,該電路圖便能夠將D觸發器的維持阻塞的功能精確的反映出來。
D觸發器在性能上和互補性SET結構相比R-SET結構的功耗更小、噪聲容限更大,延時更短電壓增益情況表現均存在優勢,因此其以后的市場將會更加的廣闊。
本文所介紹的R-SET結構在單電子晶體管的邏輯電路設計電路中應用十分廣泛,其設計的基礎為SET結構的反相理論。我們通過對其結構的性能和工作原理等進行分析,結果得出相比于互補性的SET邏輯電路設計,基于R-SET結構的電氣和解發器其在性能上和功能上都具有非常明顯的優勢,隨著人們的研究的不斷深入,相信在不久的未來R-SET結構將會徹底取代MOS器件。
[1]魏齊良.基于單電子晶體管結構電路設計和三值電路設計[J].浙江大學,2013(02).
[2]章專,魏齊良,申屠粟民.基于R-SET結構的邏輯門電路和觸發器設計 [J].浙江大學學報(理學版),2013(3).