機載PowerPC系列高性能處理器模塊硬件設計

楊 濤 李成文 劉 宇 何小亞

（中國航空計算技術研究所，陜西 西安 710065）

機載PowerPC系列高性能處理器模塊硬件設計

楊 濤 李成文 劉 宇 何小亞

（中國航空計算技術研究所，陜西 西安 710065）

文章首先介紹了典型的高性能處理器并重點介紹了PowerPC系列的處理器，然后介紹了基于PowerPC系列高性能處理器的數據處理模塊設計的技術總方案，最后通過一個具體的硬件模塊的設計來詳細說明機載PowerPC系列高性能處理器模塊的硬件實現。

開發式綜合化；可配置性；可測試性

隨著計算機技術、通信技術的飛速發展, 向著高技術、高性能的目標發展。航空電子系統發展至今，已經歷了分立式結構，集散式結構，集中分布式結構等幾個階段，目前正處于第四個發展階段即開放式綜合化階段。第三代戰斗機后期局部綜合和第四代戰斗機高度綜合化的要求對數據處理能力提出了很高的要求，以傳統1750A、80386、80486為核心處理器模塊不能適應這種需求。因此，為了滿足我國第四代飛機航空電子系統和現役飛機改進改型對高速數據處理能力的迫切需求，提出了高性能數據處理功能模塊的研制任務。

1 典型高性能處理器

目前，比較有影響的RISC處理器產品有Compaq公司的Alpha、MIPS公司的MIPS、HP公司的PA-RISC、Sun公司的Sparc和IBM公司的Power PC。 這5種RISC處理器性能都很高，具有各自的優勢，但綜合考慮到PowerPC處理器在嵌入式系統和軍事領域應用情況良好以及PowerPC架構的處理器具有可伸縮性好，方便靈活的特點，而且PowerPC處理器品種很多，既有通用的處理器，又有嵌入式控制器和內核，有眾多的廠商支持，應用范圍非常廣泛，因此高性能處理器模塊使用PowerPC系列處理器具有更多的優勢。

機載環境是一種典型的嵌入式應用環境，新一代機載計算機對于微處理器的處理能力、實時性和測試能力都有極高的要求。PowerPC系列處理器中的8xxx系列、60x系列和7xx系列、74xx系列均為強處理能力的嵌入式處理器。其中 7xx系列、74xx系列是PowerPC系列處理器中的高性能處理器，7xx系列為第三代高性能的處理器，它與第四代高性能的處理器PowerPC 74xx保持代碼和引腳兼容，PowerPC G3和G4系列數據處理比較如表 1。因此選擇以 PowerPC750、PowerPC755、PowerPC7410為核心來研制新一代機載高性能處理器模塊。

國外DY4、THALES、PENTEK、SPECTRUM、RADSTONE為代表的公司較早研制出以PowerPC系列處理器為核心的高速數據處理功能模塊，形成了以VME為主的底板總線、結構尺寸為3U、6U的標準PowerPC系列高性能處理器模塊，并且已經廣泛應用在B-1、F-16D、F/A-18、JSF、AV-8B、GDIS、F22等許多戰機以及NASA航天飛機上。

機載PowerPC系列高性能處理器模塊主要研究數據處理模塊的可配置技術、高速設計技術、模塊小型化等等設計技術，目標是研制出一組可配置、可測試、可升級的高性能數據處理系列化模塊以及配套的軟件和開發工具，為第四代飛機航空電子系統和第三代飛機航空電子系統綜合提供功能較強的數據處理系列模塊。

表1 PowerPC G3 G4比較

2 技術總方案

PowerPC系列高性能數據處理模塊研制目標是為機載電子系統提供高性能的軍用計算機以及良好的軟件開發環境，因此產品應適應機載環境，提供實時系統所需要的特殊功能。除此之外，產品盡可能通用化，不局限于某個具體的型號，也不局限于某個具體的子系統。

PowerPC系列高性能數據處理模塊設計的核心在于機載數據處理機體系結構的研究，軟件開發平臺的建立以及南橋北橋芯片的使用設計等技術。國外提供的PowerPC北橋芯片只有商用器件，高性能的軍用芯片經常被國外控制甚至禁運；軍用數據處理和商用的數據處理機要求有差異；嵌入系統設計要求小型化?；谏鲜鲈虼_立了以下設計原則：

a.設計系列化的數據處理模塊；

b.提供高性能的數據處理能力；

c.產品設計應具有通用性，并具備功能擴展能力；

d.提供實時系統所需的特殊功能，如看門狗，超時中斷等；

e.開發集成南北橋的邏輯電路；

f.提供多級中斷及例外處理能力；

g.提供軟件開發環境包括（實時操作系統、BIT、驅動）；

h.提供適應機上供電環境的電源。

根據上述設計原則，在大量調研的基礎上，筆者確立了以下研究方法和實現方案。

2.1 模塊可配置性研究

在以前的實踐中，模塊化、通用化的最大困難是由于傳統的SRU模塊的組裝密度不夠，僅能夠安裝模塊功能所必須的元器件，不能覆蓋大多數應用對資源的需求，而且沒有擴充余地，導致模塊通用化程度的降低，從而給通用模塊的推廣造成困難。如何使模塊的功能最大程度地滿足不同應用的要求、對模塊進行合理的劃分、采用何種接口結構是模塊研制的關鍵所在。

可配置是通過設計技巧，實現模塊了容量、性能、功能的可配置性。筆者采用了以下幾種方法提高系統的可配置性：

a.采用可編程器件；

b.采用背板結構；

c.采用跳線；

d.采用兼容器件；

e.采用開放式標準。

2.2 模塊可測試性研究

PowerPC系列高性能數據處理模塊大量采用BGA和表帖封裝，組裝密度非常高，給模塊調試、測試、維修帶來很大麻煩。因此在模塊設計是必須對模塊的可測試性進行研究。模塊測試主要手段是軟件BIT，因此要考慮BIT 對系統綜合的支持、硬件電路的可測試性設計等方面的內容。

可測試性是最后要落實到電路設計上，采用以下設計能有效提高電路測試性：

a.硬件可讀狀態點；

b.寄存器可回讀；

c.特殊的可測試電路；

d.對外部接口設置回繞測試支持；

e.測試電路要求考慮軟件層進行故障檢測,如超時，看門狗電路等；

f.設置故障隔離，減少故障蔓延；

g.可以設計專門的測試總線，如IEEE 1149.5。

2.3 模塊高速電路設計研究

設計高性能處理器模塊必須突破了高速電路設計的技術難關，對外頻超過100MHz的數字部分進行準確分析和設計。研究以下內容：

a.信號完整性分析和電路設計的關系；

b.關系元器件選型，印制板層疊關系，布局布線等；

c.信號完整性和生產的關系；

d.要求進行信號完整性分析后，指導我們的模塊材料選用，誤差控制等工作；

e.高速信號的測試問題。

2.4 模塊三化研究

計算機系統的通用化、系列化、模塊化一直是軍用機載計算機系統追求的目標，是降低研制費用和維修費用，提高作戰能力的重要技術途徑。

我們設計高性能處理器模塊要使硬件資源和軟件配置通用化，方便系統維護和產品升級的一致性。形成以下幾個系列的標準模塊：

a.結構尺寸：以3U、6U、1/2ATR、3/4ATR、PMC尺寸的系列模塊；

b.底板總線：以LBE總線、VME總線、CPCI總線，PCI總線為接口的標準模塊。

3 模塊硬件設計實例

3.1 模塊組成

PowerPC 系列高性能數據處理模塊采用MPC750/755/7410處理器,存儲器控制器/PCI橋接器采用Motorola 公司的MPC107。

PowerPC系列高性能數據處理模塊基本上包括以下功能塊：

a.復位電路；

b.時鐘電路；

c.供電電路；

d.看門狗電路；

e.中斷電路；

f.RTC電路；

g.定時器；

h.處理器PowerPC750/755/7410；

i.L2高速緩存；

j.PCI總線橋及存儲器控制器MPC107；

k.存儲器系統：SDRAM，USER Flash?，SYSTEM Flash?，NVRAM；

l.離散量I/O；

m.TRACE32接口；

n.以太網接口；

o.串行調試接口；

p.底板總線接口電路。

圖1是PowerPC系列高性能數據處理模塊結構框圖。

圖1 PowerPC系列高性能數據處理模塊結構框圖

3.2 硬件配置

3.2.1 處理器

處理器是采用 MPC755，其最高工作頻率為 400MHz。處理器的工作頻率可由跳線設置，工程樣機中其工作頻率設計為300MHz。

考慮數據處理模塊處理器的可升級性，設計MPC750/755/7400/7410處理器向上兼容，工作頻率范圍為200MHz～500MHz。

3.2.2 存儲器

數據處理模塊上設計有 L2 Cache 、SDRAM存儲器、SYSTEM FLASH存儲器、USER FLASH存儲器和nvSRAM存儲器，其配置見表2 。

表2 數據處理模塊存儲器配置

3.2.3 時鐘電路

數據處理模塊設計了3.3V 25MHz 、3.3V 33MHz、3.3V 64MHz、5.0V 64MHz四種時鐘。

25MHz時鐘用于以太網電路。

33MHz輸入到MPC107上，由MPC107產生5路33MHz同步時鐘供PCI設備使用，MPC107內部實現時鐘鎖相環電路,經MPC107中的DLL產生4路66MHz同步時鐘供SDRAM使用, 另外產生1路66MHz同步時鐘供MPC750處理器使用。

64MHz使用 2種電壓（3.3V和 5.0V）的時鐘 ，5.0V 64MHz時鐘固定給VME總線接口芯片UNIVERSEII使用，3.3V 64MHz時鐘送FPGA芯片供CCDL電路使用，另外在FPGA芯片中用64MHz時鐘8分頻得到16MHz時鐘，16MHz時鐘給串行接口芯片ST16C2552使用?？紤]CCDL電路傳輸速率的變化和高頻時鐘走線短的需要，因此3.3V 64MHz沒有與5.0V 64MHz共用一個時鐘。

3.2.4 供電電路

數據處理模塊上有 2.0V、2.5V、3.3V和 5.0V四種電壓，2.0V為處理器MPC755的內核電壓，2.5V為MPC107內核電壓，3.3V為處理器和107橋的接口電壓，5.0V供PCI和VME總線接口電路使用。2.0V電壓工作電流（在3.0A左右）很大，如果由5.0V經DC-DC線性轉換電路轉換得到，電源損耗很大從而導致發熱量大，因此 2.0V電壓擬采用開關DC-DC轉換電路轉換得到。另外考慮到開關DC-DC買不到軍品器件，而且首次設計有一定的風險，因此設計中還保留使用DC-DC線性轉換電路。2.5V工作電流（0.3A左右）電流小，可由5.0V經DC-DC線性轉換電路轉換得到。在原理樣機中3.3V由電源模塊提供，這給數據處理模塊單獨調試和維護維修帶來很大的不方便甚至出現模塊加電順序不當導致模塊損壞的現象，另外3.3V的工作電流（0.5A左右）不大。因此在工程樣機中數據處理模塊的3.3V也由5.0V經DC-DC線性轉換電路轉換得到。5.0V電壓由VME總線（來自電源模塊）提供。

3.2.5 供電電路

看門狗電路采用MAX791和FPGA實現。當看門狗功計時器溢出后，產生看門狗中斷。看門狗中斷由GSE和軟件看門狗使能位WDOEN來控制。GSE*為高電平時，系統處于空中狀態，看門狗中斷自動使能；當 GSE*為低電平時，系統處于地面調試維護狀態，看門狗中斷通過軟件使能位WDOEN來控制，WDOEN為‘0’時，使能看門狗，WDOEN為‘0’時，禁止看門狗?？撮T狗電路產生中斷后,送入中斷電路，同時也送給通道故障邏輯電路。正常使用時要求用戶必須在小于 1秒間隔內產生看門狗觸發，使看門狗重新開始計數，以防止產生看門狗中斷。看門狗控制電路如圖4所示。

看門狗定時周期可以由用戶自行配置。定時周期由硬件設置，缺省（SWT通過跨接跳線S1接VCC）為1.6S。在不跨接S1的情況下，改變電容C1的值，可改變看門狗定時周期。定時周期period按公式1計算：

period=2.1 x C1ms(其中 C1的單位為 nf，且C1＞4.7nf)--------(1)

圖2 看門狗控制電路

看門狗軟件使能地址為0x7C000000，數據位為D15；看門狗軟件喂狗地址為0x7C000008，數據位為D15。

3.2.6 中斷電路

中斷電路采用MPC107橋接器芯片和FPGA實現。

中斷控制器實現16級外部串行中斷。中斷優先級軟件可以設置，設置范圍為0～15，其中15為最高優先級。設置為0時，禁止該級中斷。中斷資源分配見表3。

表3 中斷資源分配表

除了外部中斷信號外，POWERPC750還響應一種優先級更高的外部事件，即MCP中斷。它由FPGA產生，直接送給處理器的MCP。MCP中斷源見表4。

表4 MCP中斷分配

3.2.7 MPC107

中斷電路采用MPC107橋接器芯片和FPGA實現。

中斷控制器實現16級外部串行中斷。中斷優先級軟件可以設置，設置范圍為0～15，其中15為最高優先級。設置為0時，禁止該級中斷。中斷資源分配見表3。

MPC107PCI橋接器/集成存儲器控制器提供MPC6XX，MPC7XX，MPC74XX處理器到PCI總線的接口。MPC107提供功能有：一個高性能的存儲器控制器，兩處理器的支持，兩通道DMA控制器，一個中斷控制器，一路I2O消息控制器，一路I2C接口，一個時鐘鎖相環電路。MPC107內部有配置寄存器，配置寄存器基地址為 0XFEC00000。具體的配置寄存器定義及說明參見MPC107用戶手冊。

MPC107 主要特性如下：

a.存儲器接口：32位或 64位數據寬度，頻率最高100MHz。支持 SDRAM。支持 8位，32位，64位SYSTEMROM。支持數據校驗，讀更改寫操作。支持ECC；

b.處理器接口：處理器總線時鐘可達 100MHz；支持第二個處理器；支持MPC6XX，MPC7XX，MPC74XX處理器；支持存儲器一致性；32位或 64位數據寬度，32位地址；

c.PCI接口：兼容PCI2.1規范；32位PCI接口，操作頻率可達50MHz；5.0V兼容；可選大端小端操作；提供多達五個PCI設備的仲裁電路；校驗支持；

d.其它特性：2通道 DMA控制器；消息管理單元；I2C控制器；可編程中斷控制器；集成PCI，SDRAM時鐘產生；可編程存儲器和PCI總線驅動；

e.測試特性：測試點監視；存儲器和 PCI屬性信號；JTAG/COP接口。

3.2.8 底板總線接口

數據處理模塊使用 PUniverseII接口芯片實現標準的VME64總線主從設備接口，通過VME總線接口，數據處理模塊可以訪問本通道 VME總線上的各個設備，也可以被本通道VME總線上的其他主設備訪問。橋接芯片支持VME64總線進行塊傳輸，同時支持VME總線進行DMA操作。

Universe II 提供標準的PCI總線接口支持32位PCI和64位PCI設計。Universe II連接PCI設備不需要額外的驅動電路和邏輯，所有的PCI信號直接連接。如果Universe II配置為32位PCI接口，則信號AD[32:63]不接，ACK64#信號上拉。

3.2.9 離散量

狀態離散量輸入包括以下幾個信號：

a. GSE*：TTL電平，地面支持使能信號，當GSE*為低電平時，表示系統處于地面開發或維護測試狀態；當 GSE*為高電平時，表示系統處于實時工作狀態。

b.STATUS0：用于定義模塊狀態，由軟件定義；c.STATUS1：用于定義模塊狀態，由軟件定義；

d.MG0-MG4：槽位標識號，用于確定本模塊所在的槽位。

以上離散量狀態可以通過FPGA內部離散量狀態寄存器查看，離散量狀態寄存器地址為 0x7c000000，只讀。離散量狀態寄存器格式如圖3所示。

圖3 離散量狀態寄存器格式

4 結束語

本文通過一個具體的硬件模塊的設計來詳細說明機載PowerPC系列高性能處理器模塊的硬件實現，關于模塊的軟件配置及開發環境、信號完整性分析則是另外需要進行專題研究的部分。

[1]梅云華.綜合模塊化航空電子設備中的嵌入式計算機平臺設計[J].計算機與現代化,2013,(12):188-191．

[2]陳海榮.基于雙核 PowerPC處理器的高性能計算模塊設計[J].計算機測量與控制,2011,(19):2824-2827．

[3]劉冰,孫愛中.基于 PowerPC處理器的單板計算機設計和實現[J].電子科技,2004,(6):163-166．

[4]沈華,湯彥飛,李喬楊．PowerPC處理器的發展歷程[J].計算機光盤軟件與應用,2013,(6):73-74.

Airborne PowerPC series high-performance processor module hardware design

This paper first introduces the typical high performance processor and introduced PowerPC processor series, and then introduces the data processing module design based on PowerPC series high-performance processor technology total solution, finally through a concrete hardware module design to detailed airborne PowerPC series high-performance processor module of the hardware implementation

Open integration; configurability; testability

V271.4

A

1008-1151(2015)05-0001-04

2015-04-13

楊濤（1981－），男，陜西武功人，中國航空計算技術研究所工程師，碩士，研究方向為機載計算機硬件設計與調試。