一種基于LMX2531的L波段頻率源設計

張冬

摘 要：采用片內集成壓控振蕩器（VCO）的鎖相環芯片LMX2531，設計了一種用于射頻收發機前端的L頻段頻率源。利用小數分頻技術克服了整數分頻鎖相環所固有的高頻率分辨率與相位噪聲之間的矛盾，同時滿足了高頻率分辨率與比較好的相位噪聲。利用單片機通用IO口對鎖相環芯片進行邏輯控制，該頻率源可實現1268～1360 MHz頻率范圍內任意步進頻點的合成，并具有2分頻輸出控制功能。實際測試結果表明，該信號源具有優良的相位噪聲和雜散抑制，具有易調試、集成度高、一致性好等優點。

關鍵詞：鎖相環 頻率源 相位噪聲 壓控振蕩器 收發機

中圖分類號：Tn402 文獻標識碼：A 文章編號：1674-098X（2015）10（a）-0086-02

Designing of L-Band Frequency source based on LMX2531

Zhang Dong

（The 28th Research Institute，CETC，Nanjing Jiangsu，210000，China）

Abstract：AL-band frequency sourcebased on sigma-delta fractional-N phase locked loop （PLL） technologyis designed for RF transceiver， utilizingPLL chip integrated with a voltage controlled oscillator （VCO）. This frequency source solves the contradiction between high frequency resolution and low phase noise. By the control of the micro-controller， the frequency source can generate any frequency range from 1268MHz to 1360MHz.Experiment results show thatthe L-band frequency source has excellent phase noise and spurioussuppression. Meanwhile，it is easy to debugging，high integration，good consistency.

Key Words：Phaselocked loop（PLL）；Frequency source；Phase noise；Voltage controlled oscillator（VCO）；Transceiver

雷達、通信、電子對抗等技術的發展，對頻率源低相噪、低雜散、捷變頻、步進小等方面提出了較高要求[1]。頻率合成技術包括直接頻率合成和間接頻率合成。鎖相環頻率合成作為一種間接頻率合成技術[2]，就是利用一個頻率源，通過分頻器R產生參考頻率，然后用鎖相環把壓控振蕩器的頻率鎖定在某一頻率上，由壓控振蕩器間接產生出所需要的頻率輸出。鎖相頻率合成器結構圖如圖1所示。

該文介紹一種基于小數分頻鎖相環技術的L頻段頻率源的設計過程，核心器件采用NI公司推出的鎖相環芯片LMX2531。利用其小數分頻頻率合成器的功能，設計了一種應用于收發機前端的頻率合成器。

1 小數分頻鎖相環及LMX2531芯片介紹

1.1 小數分頻鎖相環技術

鎖相環技術存在以下矛盾：較高的頻率分辨率要求較低的鑒相頻率，而較低的鑒相頻率將對應較大的分頻比，進而導致鎖相環帶內相位噪聲的顯著增加[3]。小數分頻鎖相環能夠將輸出信號頻率鎖定在輸入參考信號的小數倍上，解決了上述矛盾。小數分頻鎖相環的分頻器N具有整數和小數兩部分。分頻器輸出的瞬時頻率與鑒相頻率不等，將造成鑒相器產生鋸齒狀的相位誤差，此相位誤差經環路濾波器后到達壓控振蕩器，導致壓控振蕩器的輸出頻率附近產生尾數調制雜散。為消除這種雜散，人們發展了模擬相位內插和Σ-Δ調制技術。Σ-Δ調制技術采用一種提高頻率分辨率的編碼方法，使其不僅具有良好的噪聲整形特點，并且可采用全數字化的架構，易于大規模集成，已經廣泛應用于數字集成鎖相環芯片中。

1.2 LMX2531芯片介紹

LMX2531是一種低功耗、高性能內置集成VCO的鎖相環芯片。VCO輸出頻率范圍為1268～1360 MHz，并可支持VCO的二分頻輸出。外部輸入參考信號的頻率范圍為5～80 MHz，內部鑒相器最高鑒相頻率為32 MHz。鎖相芯片LMX2531采用Σ-Δ調制器，不但可以有效抑制雜散和相位噪聲，還可以在保證環路帶寬及鎖定時間的前提下實現更精細的頻率分辨率[4]。

該芯片內部主要包含了參考支路的R分頻器、反饋支路的N分頻器、VCO、鑒相器、電荷泵、Σ-Δ調制器和串行接口控制器等。芯片通過CLK、LE、DATA等引腳以SPI（三線串口）形式在CE引腳有效時將控制數據經DATA引腳寫入芯片，對芯片內的11個寄存器進行相應配置，從而實現不同的功能。

2 電路方案設計

實現此小數分頻頻率合成器的原理框圖如圖2所示。

該方案電路實現主要由溫補晶振、單片機、環路濾波器、鎖相環芯片構成。外部參考信號由10 MHz的溫補晶振產生。單片機MSP430F1121主要為鎖相環芯片提供控制信號，對芯片內部的控制寄存器進行正確配置。

2.1 輸出頻率設計

鎖相芯片的輸出頻率如公式（1）所示：

（1）

式（1）中，fOscin為參考晶振頻率，R為參考支路分頻系數，N為反饋支路分頻系數，D為輸出分頻器系數。例如，要產生1314 MHz輸出，參考晶振頻率為10 MHz，R設置為1，N設置為131.4，D設置為1。

2.2 環路濾波器設計

芯片內部集成可數字化設置的阻容網絡與外部環路構成環路濾波器，主要用于濾除電荷泵輸出電流中的紋波和鎖相環的部分低通型相位噪聲。環路濾波器將電荷泵輸出的含紋波的直流電流轉換為壓控振蕩器的控制電壓，進而控制VCO的輸出頻率。環路濾波器的設計主要包括開環增益帶寬和相位裕度兩個方面。為保證環路的鎖定時間與環路的穩定性，通常將環路濾波器的環路帶寬為鑒相頻率的3%～10%，而相位裕度范圍為30°～70°。使用NI公司設計仿真軟件優化得到環路帶寬為7.6 kHz，相位裕度為61.5°。

2.3 相位噪聲估算

鎖相環的帶內相位噪聲PN由基底噪聲PNflat和閃爍噪聲PNflicker通過（2）～（4）式進行計算。

（2）

（3）

（4）

其中，PN為鎖相環輸出信號的帶內相位噪聲，PNPLL指鎖相環的歸一化帶內相位噪聲，fPD為鑒相頻率，N為VCO輸出頻率相對于鑒相頻率的倍數。根據芯片手冊，當電荷泵增益設置為16倍時，PNPLL為-212 dBc/Hz，采用小數分頻鎖相環模式，在此模式下，將使雜散平均化，所以LMX2531的帶內歸一化相位噪聲將為-209 dBc/Hz。根據芯片手冊，當載波歸一化為1 GHz，10 kHz處閃爍噪聲PNflicker（10 kHz）為-104 dBc/Hz。計算前提鑒相頻率設為10 MHz，輸出信號頻率為1314 MHz。1 kHz處相位噪聲為-90.44 dBc/Hz，10 kHz處相位噪聲為-92.98 dBc/Hz。

3 測試結果與分析

針對以上設計，利用Agilent E5052A信號源分析儀對頻點1314 MHz的相位噪聲和雜散抑制進行測試，測試結果如圖3所示。相位噪聲分別為-85.69 dBc/Hz@1 kHz、-90.04 dBc/Hz@10 kHz，與2.3部分計算值較為接近。另外，測試在250 kHz偏頻處的雜散抑制達到74 dBc以上。利用此小數分頻鎖相環可實現1268～1360 MHz之間任意步進頻點輸出，保證了良好的相位噪聲和雜散抑制，并保持較高的頻率分辨率。

4 結語

文章采用內置VCO的數字鎖相環芯片設計了一種應用于射頻收發機前端的低雜散、低相噪、高分辨率L頻段頻率源。該頻率源輸出信號的相位噪聲和雜散抑制性能優良，通過單片機的實時控制，可實現1268～1360MHz之間任意步進頻點的合成。此外，該頻率源還具有體積小、集成度高、一致性好等優點，對設計其他高分辨率、低相位噪聲、低雜散性能的小數分頻鎖相環頻率合成器具有參考價值。

參考文獻

[1] 楊俊安，鐘子發，張昊.采用DDS+PLL結構的分析接收機頻率合成器的研究與實現[J].無線電通信技術，2000，26（3）：48-50，61.

[2] 馬俊合.利用PLL鎖相環實現頻率合成[J].電訊工程，2010（2）..

[3] 代傳堂，柴文乾.基于小數分頻鎖相的X波段頻率合成器設計[J].雷達與對抗，2012，36（4）：52-55.

[4] 王皓磊，仲順安，李國峰.用于射頻接收機的三階多級Σ-Δ調制小數分頻頻率合成器的實現[J].北京理工大學學報，2013，33（3）：307-310，317.