雷達監控分系統通用自測平臺設計?

(中國電子科技集團公司第三十八研究所,安徽合肥230088)

0 引言

監控分系統是整部雷達控制和狀態監控的樞紐,既要解析、轉發、執行來自終端人機界面的控制和查詢命令,同時又要采集、分析、上報整部雷達的狀態給終端分系統[1]。監控分系統的功能和其他分系統聯系非常緊密,因此測試時需要其他分系統的配合,很多問題在分系統調試階段無法充分暴露出來,只能在整機聯調階段發現問題,此時故障定位和解決的難度都要比分系統調試階段大上很多。針對這種情況,設計監控分系統自測平臺,通過模擬其他分系統與監控分系統之間的通信,達到檢驗監控分系統各項功能是否正常的目的。

1 總體方案設計

監控分系統作為一個龐大而復雜的協議轉換器和執行器,具有接口電平多、通信線路多、任務性質多的特點。從控制和監控的角度看,雷達各分系統之間的關系如圖1所示(與監控分系統未發生聯系的分系統在圖中未標出)。在設計自測平臺之前,必須充分考慮這些因素,選擇合理的方案。

監控分系統與其他分系統之間的接口電平有LVTTL、TTL和422三種電平,這就需要自測平臺能夠提供電平轉換電路,使各種形式的電平轉換為FPGA(Field-Programmable Gate Array,現場可編程門陣列)所能接受的3.3 V電平[2]。針對接口電平多的特點,設計專用的電平轉換電路,將不同電平的信號轉換成統一的信號,便于后續的處理。

圖1 雷達各分系統之間關系

監控分系統需要監控的狀態信息以及執行的命令數量眾多,每一項都需要占用一條獨立的通信線路,這樣監控分系統與其他分系統之間就會有大量的通信線路。針對通信線路多的特點,如果直接使用計算機模塊和FPGA芯片的接口進行通信,會出現接口資源不足的矛盾。自測平臺采用210芯接口來擴展計算機模塊和FPGA芯片的接口資源,所有的通信線路都連接在210芯接口的引腳上,這些引腳再和計算機模塊及FPGA芯片的接口相連,根據“分時復用”的原則[3],不同的時刻向不同的引腳發送數據,或從引腳接收數據。

任務性質多主要指任務在時間周期上的不同。有些任務是周期性的,有些是非周期性的;有些數據是主動上報給監控分系統的,有些需要接收到監控分系統的詢問信號才回饋相應的狀態信息。由于使用了計算機模塊和FPGA芯片作為主控器件,可以靈活地對器件的功能進行編程設計,因此任務性質不同的問題也很容易得到解決。

綜合以上分析,監控分系統自測平臺由硬件和軟件兩部分組成。軟件駐留在計算機模塊中,負責解析用戶操作、組織數據和處理數據。硬件電路一方面為軟件提供運行平臺,另一方面將計算機接收和發送的數據轉換為監控分系統能夠識別的各種電平信號,同時根據計算機的指令分時調度硬件資源。

當前不同型號雷達監控分系統采用的接口不一,主要有210芯、100芯、雙100芯、CPCI(Compact Peripheral Component Interconnect,緊湊型PCI)、定制等接口類型[4]。為了讓自測平臺能夠適應不同的硬件接口,自測平臺的210芯并不是和其他插件一樣直接掛在總線上,而是另外增加一個210芯插座,該210芯插座和自測平臺的210芯接口相對應(比如自測平臺210芯是針,則該210芯插座就應該是孔)。在210芯插座另外一面的針上焊接所有的通信線路,通信線路的另外一端連接各種連接器,通過連接器和被測監控分系統進行通信。硬件連接示意圖如圖2所示。對于不同形式的硬件接口,只需更換圖中虛線框中的部分,即可實現對各種接口的自適應連接。

2 軟件設計

2.1 模塊劃分

上位機軟件基于MFC(Microsoft Foundation Classes)開發。根據需要,把軟件系統劃分為6個模塊,對應的源文件分別是Monitor Test Dlg.cpp、Dlg Trans.cpp、DlgFrquency.cpp、DlgSensor.cpp、DlgSerial.cpp和PortDriver.cpp。

圖2 自測平臺硬件接口自適應連接示意圖

Monitor Test Dlg.cpp是上位機軟件的主界面,在系統啟動時負責對系統參數進行初始化設定、加載串口驅動和其他子模塊,隨后開啟定時器,驅動串口工作。

Dlg Trans.cpp對應的是發射機分系統,包含模擬發射機各項功能正常與否的函數,同時還要讀取終端分系統下發的開關機、復位等指令,根據讀取到的指令在上位機界面上作相應的指示。

Dlg Frquency.cpp對應的是頻率源分系統,和Dlg Trans.cpp類似,包含模擬頻率源各項功能正常與否的函數,同時還要讀取終端分系統下發的開關機指令,根據讀取到的指令在上位機界面上作相應的指示。

DlgSensor.cpp對應的是煙霧傳感器,只向監控發送代表當前是否存在煙霧的指令。

DlgSerial.cpp對應的是配電器、電站、空調1和空調2四個分系統,因為這四個分系統和監控分系統的通信方式相同,功能單一,因此合并成一個模塊,以簡化設計。該模塊根據每收到一次終端的查詢指令,相應的計數值就會加1,只要上位機界面上的數字在不斷地累加,就說明該分系統和監控通信正常。

PortDriver.cpp是上位機軟件的核心模塊,負責上位機軟件和硬件之間的數據交互,所有的數據都要經過串口驅動進行讀和寫。串口驅動的另外一項重要功能是對需要發送的數據按協議進行打包,對接收的數據按協議進行解析。

圖3是各模塊之間的相互關系。

圖3 各模塊之間的相互關系

2.2 程序流程

主程序啟動后首先加載串口驅動,串口驅動要對端口和數據進行初始化。由于上位機主界面和各子模塊的界面是分開設計的,因此主程序還要加載各子模塊的界面。界面加載完成后,主程序啟動一個定時器,在定時器的驅動下,串口驅動有周期性地對各個端口進行讀寫操作,將需要發送的數據發送給監控,然后讀取端口接收到的數據。定時器只有在主程序關閉時才會終止運行。各分系統模塊會把用戶的操作轉換成0和1(0代表故障,1代表正常)記錄在結構體中,交給串口驅動進行處理;另外還要根據串口驅動接收的數據在界面上作相應的指示。圖4是上位機軟件的程序流程圖。

3 硬件設計

根據總體設計方案,硬件電路由四部分組成：計算機、FPGA、電平轉換電路和210芯接口。下面簡要介紹各模塊的功能。

圖4 上位機軟件的程序流程圖

計算機選用PC104嵌入式計算機模塊,該計算機模塊被廣泛應用在各種型號的雷達中。計算機模塊將自身的地址線、數據線和中斷信號提供給FPGA使用,所有的數據都從計算機的串口進出。數據線和中斷信號是雙向流動的,便于計算機和FPGA之間的交互。

FPGA芯片選用EPF10K50RI240-4,該型號芯片成本較低,且能滿足設計需要。FPGA負責對計算機信號進行譯碼,根據計算機指令產生不同的片選信號和使能信號,使數據根據時序從不同的端口輸入和輸出,從而充分利用計算機有限的IO資源,達到“分時復用”的效果。FPGA還起到緩沖器的作用,把不同波特率的數據轉換成計算機串口能夠識別的波特率[5]。

電平轉換電路主要由各種驅動芯片組成,如162244、163244、164245,實 現 LVTTL、TTL 和3.3 V電平之間的轉換以及信號放大等功能。由于422屬于差分信號,因此還需要差分信號轉換芯片。

電平轉換之后的信號送給210芯接口,210芯接口是直接和監控分系統打交道的模塊,為每個監控事件提供一個硬件通道。

圖5是硬件電路的示意圖。

圖5 硬件電路示意圖

4 結束語

監控分系統自測平臺軟、硬件架構簡捷清晰,采用低成本設計,硬件具有通用性,只需對軟件和FPGA程序進行重新設計,即可應用到其他型號雷達的測試中。而且能自適應采用不同硬件接口的監控分系統。這種通用性的設計能夠加快雷達監控分系統自測平臺的開發,為雷達批量生產提供快速、準確的測試方案。

[1]謝東輝,齊偉民.基于Nios II片上可編程系統(SOPC)實現的雷達監控系統[J].中國科學院研究生院學報,2010,27(1)：63-69.

[2]張鵬南,孫宇,夏洪洋.基于Quartus II的VHDL數字系統設計入門與應用案例[M].北京：電子工業出版社,2012：18-19.

[3]李清,張彼德,郭筱瑛,等.分時復用控制多路輸出開關電源[J].電測與儀表,2014,51(20)：109-115.

[4]鐘志華.一種通用雷達自動化測試設備的研究及其應用[D].哈爾濱：哈爾濱工業大學,2011.

[5]吳越,嚴濟鴻,何子述.基于FPGA的多通道高速數據采集系統[J].雷達科學與技術,2012,10(6)：671-676.WU Yue,YAN Jihong,HE Zishu.Multichannel High-Speed Data Acquisition System Based on FPGA and USB 2.0[J].Radar Science and Technology,2012,10(6)：671-676.(in Chinese)