基于電流復用技術的亞mW級CMOS VCO設計

，

(1.南陽理工學院， 河南南陽 473004；2.鄭州大學信息工程學院， 河南鄭州 450001)

0 引言

移動收發機逐漸向高數據速率、多頻帶以及多標準化的特性發展，單個收發機就具有用于多種標準的發送和接收通道，為了盡快使其實用化，對收發機中相關模塊的功耗提出了越來越嚴格的要求[1]。壓控振蕩器(VCO)作為收發機中的主要模塊，在對其進行設計時，需要同時考慮相位噪聲、調諧范圍以及功耗等性能指標。

目前，CMOS VCO主要可分為環形VCO和LC VCO兩類，LC VCO的相位噪聲通常優于環形VCO，因此得以廣泛應用。LC VCO主要由負阻產生器以及諧振回路組成，負阻產生器由交叉耦合晶體管對實現，諧振回路由在片電感和變容二極管實現。

為了降低射頻電路的功耗，提高能源效率，研究者提出了電流復用技術，例如文獻[2-3]所設計的放大器，文獻[4]更是利用該技術設計了一款功耗僅為1 mW的電流復用技術(CR) VCO。典型的CR VCO電路是非對稱的，因此它的輸出振幅平衡度較差。針對該缺點，文獻[4]提出了電阻補償技術，然而該技術只適用于特定的頻率范圍。為了克服此缺陷，本文提出了一種先進的補償技術，該技術能夠在足夠寬的頻率范圍內改善輸出振幅的平衡性。

1 CR VCO的補償技術

圖1為不包含有振幅補償技術的典型CR VCO電路圖，由于電路的非對稱特性，導致A點和B點處的阻抗不相等，進而導致振幅非平衡，因而出現了多種補償技術。

圖1 典型CR VCO的電路圖

圖2(a)給出了一種振幅補償技術，在NMOS的源端插入補償電阻RC[4-5]。由于該技術易于實現，得以廣泛應用。然而，節點A和B處的阻抗隨著振蕩頻率的變化而變化，使其僅適用于特定的頻率范圍，并且，在片電阻也會受到工藝波動的影響。

為了消除工藝波動的影響，可用MOS晶體管代替電阻，如圖2(b)所示[6]。通過調節VB，將圖2(b)中的補償晶體管MC偏置于線性區域，相當于可變電阻，因而消除了在片電阻的工藝波動影響。為了實現每個振蕩頻率對應特定的VB，應該采用數模轉換器(DAC)電路產生VB，導致了較大的功率消耗。

圖2(c)為自發式跨導匹配(STM)技術的示意圖[7]，在傳統的CR VCO電路中插入兩個補償晶體管M3和M4，兩個晶體管都被偏置在線性工作區，使其等效為電壓控制的電阻器。它的工作原理為首先探測非平衡振幅，然后將振幅誤差反饋回補償晶體管的柵極，實現補償。STM能夠在不額外增加DAC的前提下，實現整個振蕩頻率范圍內的補償，然而由于STM技術存在4個堆疊的晶體管，使其工作時需要采用較高的工作電壓，限制了功耗的降低。

(a)電阻技術

(b)晶體管技術

(c)STM技術圖2 補償技術

2 設計理論

2.1 CR回路

圖3給出了典型CR VCO的小信號模型，經計算，可得有效輸入導納Yin為

(1)

式中，gmn和gmp分別為晶體管NMOS和PMOS的跨導，n和p分別定義為

(2)

(3)

式中，gmbn和gmbp分別為晶體管NMOS和PMOS的體跨導，VBSn和VGSn分別為NMOS管的襯底-源極間電壓和柵-源極間電壓，VSBp和VSGp分別為PMOS管的襯底-源極間電壓和柵-源極間電壓，ηn和ηp為與晶體管工藝相關的參數，正比于體效應系數γ。

圖3 CR VCO的小信號模型

假設晶體管NMOS和PMOS完全對稱，那么式(1)可簡化為

(4)

由上式可見，如果消除晶體管的體效應，Yin等于-gm/2，此刻等效于交叉耦合晶體管對。

為了使電路可工作于低電壓下，可采用體偏置技術，該技術能夠減小晶體管的閾值電壓，使其可在低電壓下工作。然而，體偏置電壓的引入增大了電路的直流電流，增加了功耗。在VCO電路設計中，需要綜合考慮相位噪聲、工作電壓、調諧范圍以及功耗等指標。

通常情況下，將Yin的絕對值設置成LC諧振回路總跨導的3倍大小，以確保VCO在任何狀態下都能開啟振蕩狀態。自偏電壓VGSn和VSGp的大小決定于晶體管的尺寸，最優化柵極電壓設置成漏極供電電壓的一半大小，以取得最大的輸出電壓擺幅，降低相位噪聲。

2.2 基于STM的改進技術

圖1中，節點A和B處的電壓分為

vA(t)=zA(t)[gMp(t)+gMBp(t)]·vSG(t)

(5)

vB(t)=zB(t)[gMn(t)+gMBn(t)]·vGS(t)

(6)

式中，zA(t)和zB(t)分別為節點A和B處的有效阻抗，這兩者的大小取決于MOS晶體管的尺寸和LC諧振回路。由于圖1電路結構的非對稱性，導致zA(t)≠zB(t)，進而導致輸出信號振幅的非平衡性。

為了保持兩個輸出信號的一致性，應該使得vA(t)=vB(t)，因此有

[gMn(t)+gMBn(t)]zB(t)=[gMp(t)+gMBp(t)]zA(t)

(7)

其中，為了使電路保持穩定振蕩，上式假設了vGS(t)和vSG(t)的相位差為180°。

在振蕩狀態下時，在振蕩頻率ω處持續輸出差分信號。當兩個輸出信號發生電壓幅度不一致的情況時，電路將會產生誤差反饋電壓vN，表達式為

vN(ωt)=V0cos(ωt)+(V0-δV)cos(ωt-π)=

δVcos(ωt)

(8)

vN(ωt)與振幅偏差成正比，而振幅偏差可由中心抽頭電感獲取。如圖2(c)所示的STM技術中，引入補償PMOS晶體管M3和NMOS晶體管M4，通過從電感LT獲取的誤差電壓來保持輸出振蕩電壓幅度的平衡狀態，然而由于STM技術存在4個堆疊的晶體管，使其工作時需要采用較高的工作電壓。

為了使電路能夠在較小的電壓下工作，本文對STM技術進行了改進，改進后的技術僅包含有一個補償晶體管，如圖4所示。改進的STM(m-STM)技術不僅可以保持輸出信號振幅的平衡，還可以消除掉原STM技術中M4晶體管的噪聲，進而優化VCO相位噪聲。

圖4 改進STM CR VCO的電路圖

圖4中M2的有效跨導gm2為

式中，kp2和kp3為器件工藝相關參數，與柵極寬長比成正比例關系，Vth3為晶體管M3的閾值電壓，VDD和ID分別為直流電壓和電流。電路中M3偏置在線性區域，作為受電壓控制的可變電阻，vN用于控制晶體管M2的柵源間電壓，進而決定M2的跨導。

當發生振幅偏差時，電路產生誤差電壓vN，M3的柵極電壓向反方向改變，也就是gm2對于vN的偏導數小于零。因而，gm2被誤差電壓vN所補償進而發生改變，直至兩個輸出信號幅度相等。

3 亞毫瓦級CR VCO設計與測試

本文所提出的采用m-STM技術的CR VCO如圖4所示，晶體管M1和M2構成負導納產生電路，并且M1和M2分別通過電阻R1和R2采用體偏置方式。由式(1)可見，采取體偏壓方式改善了電路負導納并且降低了晶體管的閾值電壓[8]，電路節點A和B處的電壓設置成0.42 V，反饋給M1和M2的體端。

在片螺旋電感LT和累積型MOS變容管CV構成諧振回路，并且電感需要有中心抽頭以用于檢測節點A和B處的電壓幅度偏差，進而在節點N處產生誤差電壓vN。補償晶體管M3的柵極受誤差電壓vN控制，進而自動調節M3的跨導以保持輸出信號的平衡性。

基于SMIC 0.18 μm RF CMOS工藝對圖4所示的VCO進行流片實現，圖5所示即為該VCO的芯片照片，大小為0.62 mm×0.73 mm。該VCO在1 V電壓供電下，消耗了0.8 mW的功耗，版圖后仿真結果顯示功耗為0.74 mW，與實測結果相接近。測試數據采用頻譜分析儀Agilent N9030A對VCO的振蕩頻率和相位噪聲進行在片測試，隨著控制電壓VT從0 V到1 V變化時，測試的輸出振蕩頻率為2.05～2.68 GHz，調諧范圍為26.3%，如圖6所示。相位噪聲的測試采用頻譜分析儀Agilent N9030A中固有的相位噪聲測試模式，圖7給出了在振蕩頻率2.4 GHz處VCO相位噪聲的測試結果，由圖可見，相位噪聲達到-117.6 dBc/Hz@1 MHz。圖8給出了VCO輸出功率的測試結果，可見輸出功率為-1.3～2 dBm，具有較高的功率，足以驅動下一級電路。

表1總結了本文所設計的VCO的性能，并且與其他文獻所報道的VCO性能進行了比較[4,6-7, 9-10]，表中FOMT采用式(10)的表達式計算得到。由表可見，本文所提出并設計的VCO的綜合性能優于其他文獻。

(10)

圖5 m-STM CR VCO的芯片照片

圖6 振蕩頻率的測試結果

圖7 相位噪聲的測試結果

圖8 輸出功率的測試結果

表1 CMOS VCO比較結果

4 結束語

本文首先研究了CR VCO的振幅補償技術，然后提出了m-STM技術以保持振蕩輸出信號的平衡性。相比較于傳統的STM技術而言，m-STM技術通過移除一個晶體管的方式，使VCO能夠工作于較低的電壓下，消耗的功耗較低，并且采用體偏置技術，減小了晶體管的閾值電壓，進一步降低了工作電壓，降低了功耗。芯片實測結果表明，本文所提出的VCO在僅消耗0.8 mW功耗的情況下，振蕩頻率為2.05～2.68 GHz，調諧范圍高達26.3%，并且相位噪聲低至-117.6 dBc/Hz@1 MHz。

[1] 劉秉策,柴文乾,代傳堂,等. X波段便攜式情報雷達集成化接收機設計[J]. 雷達科學與技術, 2016, 14(2):206-209.

LIU Bingce, CHAI Wenqian, DAI Chuantang, et al. Design Method for the Integrated Receiver of an X-Band Portable Battlefield Surveillance Radar[J]. Radar Science and Technology, 2016, 14(2):206-209.(in Chinese)

[2] CRUZ H, HUANG H Y, LEE S Y, et al. A 1.3 mW Low-IF, Current-Reuse, and Current-Bleeding RF Front-End for the MICS Band with Sensitivity of -97 dBm[J]. IEEE Trans on Circuits and Systems I:Regular Papers, 2015, 62(6):1627-1636.

[3] PARVIZI M, ALLIDINA K, EI-GAMAL M N. Short Channel Output Conductance Enhancement Through Forward Body Biasing to Realize a 0.5 V 250 μW 0.6—4.2 GHz Current-Reuse CMOS LNA[J]. IEEE Journal of Solid-State Circuits, 2016, 51(3):574-586.

[4] YUN S J, SHIN S B, CHOI H C, et al. A 1 mW Current-Reuse CMOS Differential LC-VCO with Low Phase Noise[C]∥IEEE International Solid-State Circuits Conference, San Francisco, CA:IEEE, 2005:540-541.

[5] ZHANG Y, LIAO L, WEI M D, et al. A 2.4-GHz Low Power High Performance Frequency Synthesizer Based on Current-Reuse VCO and Symmetric Charge Pump[C]∥IEEE Radio Frequency Integrated Circuits Symposium, Seattle, WA:IEEE, 2013:119-122.

[6] YANG C L, CHIANG Y C. Low Phase-Noise and Low-Power CMOS VCO Constructed in Current-Reused Configuration[J]. IEEE Microwave and Wireless Components Letters, 2008, 18(2):136-138.

[7] WEI M D, CHANG S F, HUANG S W. An Amplitude-Balanced Current-Reused CMOS VCO Using Spontaneous Transconductance Match Technique[J]. IEEE Microwave and Wireless Components Letters, 2009, 19(6):395-397.

[8] 甘學溫,趙寶瑛,陳中建,等. 集成電路原理與設計[M]. 北京：北京大學出版社, 2006:87-91.

[9] 陳華,郭桂良,張玉琳,等. 1.3～2.2 GHz低噪聲低功耗CMOS LC VCO的設計[J]. 微電子學與計算機, 2015, 32(1):24-28.

[10] 丁理想,吳洪江,盧東旭,等. 寬帶LC壓控振蕩器的相位噪聲優化設計[J]. 半導體技術, 2015, 40(2):89-92.