關于教學實用信號發生器設計的初步初探

羅毅 余云

摘 要：信號發生器是一種作為激勵源或者是信號源的電子的設備，它能夠產生各種的波形和頻率，其在教學實驗、生產實踐和科技領域中有著廣泛的應用，是最普遍使用的電子儀器之一。目前，市面上的信號發生器主要有：模擬信號發生器、數字信號發生器和DDS信號發生器。本文通過對不同信號發生器設計原理進行分析和對比，提出作者的一些看法。

關鍵詞：信號；發生器設計；分析

對于電子類專業的學生，除了學習理論知識外，還必須將所學理論知識付諸實踐，在實踐操作的過程中應用理論知識、提高動手能力，從而提高發現、解決問題的能力，所以，實驗是必不可少的環節，而信號波形發生器是實驗過程最普遍、最基本、也是應用最廣泛的電子設備之一。目前能夠實現信號發生器的技術，把其分為：模擬信號發生器、數字信號發生器和DDS信號發生器。在這幾種信號發生器中，DDS信號發生器優點最突出，可塑性更強，代表著目前信號發生器設計技術的主流。直接數字頻率合成（DirectDigitalSynthesis，簡稱DDS）技術是一項比較新的頻率合成技術，它的產生，給信號發生器的設計帶來了新的方向。近年來，直接數字頻率合成（DirectDigitalFrequencySynthesis簡稱DDS或DDFS）隨著微電子技術的發展得到了飛速的發展，相比于其它頻率合成方法，它的優越性非常明顯。

1、信號波形發生器的發展概況及現狀

信號波形信號發生器歷史非常的久遠，它產生于上個世紀20年代，那會，電子設備剛剛誕生。隨后，雷達發展起來了，通信技術也在不斷地發展，到了40年代，標準信號發生器開始出現了，它的出現主要為了進行各種接收機的測試，使信號發生器誕生之初主要是用來做定性分析的，隨著使用的要求不斷提升，慢慢發展成為了定量分析的測量儀器。還是在這個時期，脈沖信號發生器也出現了，這個主要是用于脈沖方面的測量的。上面說的這些信號波形發生器都是早期的一些產品，復雜的機械結構，比較大的功率，比較簡單的電路，速度發展總體是比較慢的[2]。這種發展速度一直持續到1964年，第一臺用全晶體管做的信號波形發生器出現。

從60年代以候，信號波形發生器的發展速度就開始加快了，有個代表作產品，那就是函數信號發生器，但是模擬的電子方面的技術在這段時期是占主要的，組成的部分一般都是分立元件，或者是采用的模擬的集成方面的電路，電路結構相比于60年代以前，要復雜了，產生的波形也多了些。70年又是一個轉折點，出現了微控制器，這個時候信號波形發生器的功能就開始強大起來了，波形的產生也能比較復雜了。對信號波形發生器而言，軟件成為了這個時期的主要特征，通過程序用微控制器進行相應的處理，就能方便、靈活的或者一些比較簡單的信號波形。這種方式也是有缺點的，那就是波形輸出的頻率不會很高，比較低，產生這個原因主要是微處理器的工作速度的問題，當然，還是有一些方法來提高輸出頻率。

2、研究信號發生器的意義

信號波形發生器，顧名思義，就是用來產生各種波形的，比如說：三角波、正弦波、方波、鋸齒波等等。隨著科學技術的不斷發展，它的功能也在不斷地增強。作為一個電子工程師，信號波形發生器是必備的工具之一，除此之外，信號波形發生器的應用幾乎滲透到教學、生產、醫學、科研、乃至日常生活等眾多領域，使用相當普遍，是一種基礎儀器。

目前而言，大部分信號波形發生器都采用了微處理器設計，相比于傳統的純硬件設計方式，它的精度更高、可靠性更好，而且價格便宜、操作方便，更重要的是具有智能化，代表著智能化儀器的一個發展方向，具有一定的實用價值。

3、信號發生器設計方案的探討與比較

方案一：電阻陣列和模擬開關組合使用，實現階梯波。但是，模擬開關的導通電阻會形成干擾，為消除該干擾，需另加電位器微調，從而導致硬件體積過于龐大，精度也難以實現要求。同時在實現高精度的增益階躍的時候，選取精密電阻難度較大。

方案二：鎖相環（PLL）頻率合成。通過鎖相環鎖定高穩定度的晶體振蕩頻率，改變環內串接的可變分頻器N，得到N倍參考頻率的高穩定輸出fo=1KHZ～10MHZ。這一工作頻率的鎖相環路fo=Nfr，fo經可編程分頻器N后，送入鑒相器，以保持分辨率△fo=fr=100HZ=0.1KHZ，但由于可編程分頻器還不能工作到超低頻率和超高頻率，這就限制了合成器的輸出頻率。雖然合成器的輸出頻率通過加了前置固定分頻器得以提高，但是頻率分辨率卻降低了。普通鎖相環電路難以調節。另外此方案輸出信號的幅度控制是非線性的，步進困難。因此該方案不可取。

方案三：由晶振產生穩定的基準頻率，經過分頻后用作地址計數器的時鐘，計數器的輸出與EPROM的地址線相接，地址計數器中產生一個計數值，從EPROM中就會選出與之對應單元的數據，送給D/A轉換器，經轉換后由輸出部分輸出不同的波形，如正弦波、脈沖波等[7]。CPU主要用來控制和管理。

經過相應的理論分析與計算，我們得到：

（1）由于是采用計數器直接控制EPROM的方式來產生各種波形，可以提高輸出頻率。

（2）由于用晶振做基準時鐘源，故輸出信號頻率穩定。

（3）由于使用CPU（這里采用8089單片機）來控制分頻、控制波形的選擇、控制D/A轉換及輸出，波形的頻率、幅值能夠根據需要方便的產生，而且提高了顯示功能。

本方案的缺點是：用這種分頻的方法不能達到指標所要求的信號在20Hz～20kHz范圍內≤5Hz步進可調這一指標，分析如下：

令

式中 為輸出頻率， 為晶振的基準頻率， 為基準頻率經分頻器分頻后的值，N為分頻器的分頻系數。令每個信號周期T所取的點數為50。

若步進值為5Hz，用10MHz晶振，則有

式中 ， 為輸出信號的頻率，其差值為步進值。

即，

可得：

則

由此可見，當采用10MHz晶振時，輸出信號只能在20至100Hz范圍內實現頻率步進位為5Hz。

方案四：利用數字頻率合成技術（DDS），依托FPGA這個核心部件平臺，實現的信號波形穩定性好、精度高、平滑。加上FPGA所具有的高速運算能力，控制更方便，產生波形頻率更高，輸出信號頻率范圍大，同時步進較小。由單片機AT89S52和4×4鍵盤電路來完成系統相位控制字和頻率控制字的輸入，把輸入信號送入FPGA；，同時相位與頻率由單片機控制LED顯示出來。由現場可編程門陣列（FPGA）查表輸出數字形式的波形數據，再經高速數模轉換輸出波形，可以輸出幾乎無失真的穩定波形。

4、結論

通過實踐證明：采用方案四最為可行，在FPGA平臺上實現DDS原理更為靈活、適用。從理論上講，我們完全可以按照我們的需求來設計FPGA的功能，因為通過改變FPGA的數據，就能實現我們想要的波形，系統方便又靈活。雖然FPGA在實現波形精度方面會有不足，但是問題不大，FPGA芯片能支持系統現場升級，完全能滿足我們教學上的使用要求。FPGA平臺實現DDS從而產生信號波形，成本投入并不大，相反，采用DDS專用芯片的成本會高的多。綜上分析，我們的這種設計性價比很高。信號；發生器設計；分析

參考文獻

[1] 謝自美.電子線路設計·實驗·測試.武漢：華中科技大學出版社，2008，232-236.

[2] 林志琦，蔣惠萍.信號發生電路原理與應用設計[M].北京：人民郵電出版社，2010，23-26.

[3] 郭慶.雙路相位差可調信號發生器的設計[J].北京：電子測量技術，2007，30（4）：191-193.

[4] 魏逸民.頻率合成與鎖相技術[M].合肥：中國科學技術大學出版社，1995：20-55.

[5] 肖運虹，柯璇.基于MC145159的PLL頻率合成器設計與實現[J].太原：山西大學學報：自然科學版，2006，29（1）：36-39.