基于FPGA的數(shù)字化棒控技術(shù)研究

蔡晨

【摘 要】本文介紹了將FPGA（Field Programmable Gate Array現(xiàn)場(chǎng)可編程邏輯陣列）技術(shù)應(yīng)用于反應(yīng)堆棒控系統(tǒng)的概況。利用FPGA豐富的邏輯資源，編程的靈活性等特點(diǎn)來(lái)實(shí)現(xiàn)反應(yīng)堆棒控系統(tǒng)的復(fù)雜邏輯電路，電路結(jié)構(gòu)簡(jiǎn)單明了，將大量復(fù)雜的邏輯電路集成到一塊FPGA芯片中，提高了系統(tǒng)的可靠性與穩(wěn)定性，解決了原有模擬電路的很多固有缺陷，提高了系統(tǒng)的抗干擾性能，實(shí)現(xiàn)了設(shè)備數(shù)字化與小型化。

【關(guān)鍵詞】FPGA；DDS；棒控系統(tǒng)

Research on Reactor Rod Control Indicating System Based on FPGA

CAI Chen

（Nuclear Power Institute of China， Chengdu Sichuan 610041， China）

【Abstract】A application of FPGA（Field Programmable Gate Array）in reactor rod control a indicating system is presented.To take advantage of plentiful logic elements and flexible programmable characteristic of FPGA， the complex logic circuits in reactor rod control and rod position indicating system are integrated in one FPGA chip.The application of FPGA eliminates the intrinsic defects of traditional analog integrated circuit and improves the reliability and stability of system.With simple circuit structure， the system has high anti-noise performance and characteristic of miniaturization.

【Key words】FPGA； DDS； Reactor rod control and Rod Position Indicating System

0 前言

隨著計(jì)算機(jī)技術(shù)的發(fā)展，反應(yīng)堆儀控系統(tǒng)數(shù)字化將是必然的趨勢(shì)。反應(yīng)堆棒控系統(tǒng)將充分發(fā)揮數(shù)字化設(shè)備的優(yōu)勢(shì)，在設(shè)備研制過(guò)程中通過(guò)功能集成達(dá)到設(shè)備小型化，利用數(shù)字化技術(shù)提高設(shè)備的整體性能。

FPGA（Field Programmable Gate Array現(xiàn)場(chǎng)可編程邏輯陣列）是一種基于查找表結(jié)構(gòu)的可編程邏輯器件，其配置靈活、功能強(qiáng)大、修改方便、可靠性高等優(yōu)點(diǎn)成為數(shù)字信號(hào)處理的理想選擇。在各種高可靠性需求領(lǐng)域都已經(jīng)有很廣泛的應(yīng)用，如NASA（美國(guó)航空航天局）的火星偵察衛(wèi)星（MRO）、火星探測(cè)登陸車（Mars Exploration Rover）勇氣號(hào)和機(jī)遇號(hào)等超過(guò)300個(gè)太空計(jì)劃中都使用了很多的FPGA芯片。可以使用FPGA的可編程邏輯資源實(shí)現(xiàn)復(fù)雜的算法。從可靠性來(lái)說(shuō)，CPU本身的結(jié)構(gòu)特點(diǎn)與軟件指令的工作方式?jīng)Q定了任何CPU都不可能獲得圓滿的容錯(cuò)保障，而FPGA首先是純硬件電路構(gòu)成，所以用FPGA實(shí)現(xiàn)控制邏輯能在一定程度上提高系統(tǒng)的可靠性。FPGA支持在線編程，可以很方便的修改設(shè)計(jì)，具有很好的靈活性。新一代的FPGA甚至集成了中央處理器（CPU）或數(shù)字處理器（DSP），在一片F(xiàn)PGA上進(jìn)行軟硬件協(xié)同設(shè)計(jì)，同時(shí)FPGA大量的可配置I/O引腳和內(nèi)部集成的大量雙端口RAM、FIFO和IP核，使它完全可以代替分立式的單片機(jī)和雙端口RAM，從而進(jìn)一步解決分立式器件可靠性和電磁兼容性等方面的問(wèn)題。

本文利用FPGA技術(shù)對(duì)棒控系統(tǒng)進(jìn)行研究。采用FPGA的數(shù)字化棒控系統(tǒng)與傳統(tǒng)的采用分立式器件和模擬技術(shù)的棒控系統(tǒng)相比，測(cè)量精度更高，調(diào)試方便，易于修改，電路結(jié)構(gòu)簡(jiǎn)單明了，可擴(kuò)展性好，設(shè)備體積將減小，且信息傳輸方便。

1 總體技術(shù)方案

1.1 設(shè)備功能

控制棒驅(qū)動(dòng)系統(tǒng)（簡(jiǎn)稱棒控系統(tǒng)）的主要功能是處理功率調(diào)節(jié)裝置的功率調(diào)節(jié)信號(hào)，處理保護(hù)裝置的緊急停堆信號(hào)，處理操作臺(tái)的控制信號(hào)，根據(jù)功率調(diào)節(jié)裝置和保護(hù)裝置的要求驅(qū)動(dòng)控制棒驅(qū)動(dòng)機(jī)構(gòu)。棒控系統(tǒng)是反應(yīng)堆儀表裝置中很重要的設(shè)備，必須有很高的可靠性，對(duì)邏輯電路的抗干擾能力，長(zhǎng)時(shí)間穩(wěn)定運(yùn)行等能力要求非常嚴(yán)格，如果棒控系統(tǒng)不能正確處理控制指令或者由于自身原因誤發(fā)信號(hào)都將嚴(yán)重影響反應(yīng)堆的正常運(yùn)行，選用FPGA來(lái)實(shí)現(xiàn)棒控系統(tǒng)的邏輯可以在一定程度上提高系統(tǒng)的可靠性。

1.2 技術(shù)方案

功率調(diào)節(jié)裝置傳送的信號(hào)包含有一些模擬信號(hào)，這些模擬信號(hào)不能直接被棒控系統(tǒng)邏輯電路使用，需要外接的數(shù)據(jù)轉(zhuǎn)換器對(duì)數(shù)據(jù)進(jìn)行處理，保護(hù)裝置的緊急停堆信號(hào)也需要進(jìn)行電平轉(zhuǎn)換。所有轉(zhuǎn)換后的控制信號(hào)再經(jīng)過(guò)棒控系統(tǒng)的邏輯電路處理，最后由棒控系統(tǒng)的邏輯電路產(chǎn)生驅(qū)動(dòng)控制棒驅(qū)動(dòng)機(jī)構(gòu)的低頻信號(hào)，低頻信號(hào)經(jīng)過(guò)大功率模塊放大成為大電流信號(hào)，從而驅(qū)動(dòng)控制棒驅(qū)動(dòng)機(jī)構(gòu)。

棒控系統(tǒng)框圖如圖1所示。

圖1 棒控系統(tǒng)框圖

整個(gè)棒控系統(tǒng)分為七大模塊，其中高速A/D采樣、輸入信號(hào)隔離、輸出隔離驅(qū)動(dòng)放大、驅(qū)動(dòng)大功率模塊電路需要在FPGA外部實(shí)現(xiàn)，數(shù)據(jù)前端處理、控制信號(hào)處理與DDS系統(tǒng)、時(shí)鐘管理等模塊放在FPGA內(nèi)實(shí)現(xiàn)。

基于FPGA的反應(yīng)堆棒控系統(tǒng)主要包括數(shù)據(jù)采集模塊，數(shù)據(jù)轉(zhuǎn)換模塊，DDS核心模塊。數(shù)據(jù)采集模塊的功能是處理模擬信號(hào)，將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；數(shù)據(jù)轉(zhuǎn)換模塊的功能是對(duì)數(shù)據(jù)進(jìn)行調(diào)整以及簡(jiǎn)單邏輯處理；DDS核心模塊的功能是根據(jù)系統(tǒng)需要發(fā)出所需要的低頻信號(hào)。

1.3 關(guān)鍵技術(shù)及實(shí)現(xiàn)方法

1.3.1 數(shù)據(jù)采集及轉(zhuǎn)換

本系統(tǒng)是基于FPGA的棒控系統(tǒng)，但是FPGA本身不具有處理模擬信號(hào)的能力，所以需要外接A/D轉(zhuǎn)換器進(jìn)行數(shù)據(jù)轉(zhuǎn)換，在FPGA內(nèi)部使用一個(gè)狀態(tài)機(jī)實(shí)現(xiàn)對(duì)A/D轉(zhuǎn)換器的控制。FPGA通過(guò)內(nèi)部PLL提供給A/D轉(zhuǎn)換器工作時(shí)鐘，并且將A/D轉(zhuǎn)換的數(shù)據(jù)存儲(chǔ)到內(nèi)部FIFO中。

從功率調(diào)節(jié)裝置輸送過(guò)來(lái)的信號(hào)、保護(hù)裝置傳送過(guò)來(lái)的信號(hào)、控制臺(tái)傳送過(guò)來(lái)的信號(hào)經(jīng)過(guò)硬件處理以后，還需要在FPGA內(nèi)部經(jīng)過(guò)一系列邏輯處理轉(zhuǎn)換才能形成控制信號(hào)。如A/D轉(zhuǎn)換的數(shù)據(jù)需要進(jìn)行線性限幅調(diào)整，調(diào)整后的數(shù)據(jù)再提供給后面的模塊使用。

為了提高系統(tǒng)的可靠性還對(duì)某些關(guān)鍵信號(hào)進(jìn)行數(shù)字濾波處理。由于該系統(tǒng)工作在惡劣的電磁環(huán)境中，開(kāi)關(guān)的抖動(dòng)、電磁干擾等原因都可能在控制信號(hào)中疊加上一些噪聲信號(hào)；以往的經(jīng)驗(yàn)是在控制信號(hào)中有高頻噪聲的引入，所以對(duì)關(guān)鍵控制信號(hào)采取數(shù)字低通濾波等措施是很重要的。由于在芯片內(nèi)采用濾波，這樣濾波后的信號(hào)在芯片內(nèi)傳輸避免了二次污染。

1.3.2 DDS技術(shù)

基于FPGA的棒控系統(tǒng)核心依靠DDS（直接數(shù)字頻率合成）技術(shù)，采用DDS原理的優(yōu)點(diǎn)在于輸出信號(hào)頻率與頻率控制字的線性關(guān)系較好，且受溫度影響很小，同步性能好。市面上的專用DDS芯片工作頻率都很高，由于棒控系統(tǒng)輸出的頻率要求比較低，不適合選用專用的DDS芯片來(lái)實(shí)現(xiàn)，而且除了DDS以外還需要很多數(shù)據(jù)轉(zhuǎn)換和控制電路，所以本系統(tǒng)選用FPGA來(lái)實(shí)現(xiàn)。DDS原理如圖2所示。

圖2 DDS原理

N位頻率控制字接在M位累加器的一個(gè)輸入端，這里N

1.3.3 信息傳輸技術(shù)

隨著計(jì)算機(jī)及電子技術(shù)的發(fā)展，各種系統(tǒng)之間和系統(tǒng)內(nèi)部進(jìn)行通訊的數(shù)據(jù)越來(lái)越多，采用硬連線的傳統(tǒng)數(shù)據(jù)傳輸技術(shù)已無(wú)法完全滿足其應(yīng)用需求，因此，各種總線傳輸技術(shù)應(yīng)運(yùn)而生。而其中的CAN總線作為一種成熟、高可靠性、高速的總線技術(shù)在各種領(lǐng)域得到了廣泛應(yīng)用。

CAN（Controller Area Network）總線，即控制器局域網(wǎng)是國(guó)際上應(yīng)用最廣泛的現(xiàn)場(chǎng)總線之一。CAN總線是一種多主機(jī)方式的串行通訊總線，具有自動(dòng)優(yōu)先度仲裁、自動(dòng)錯(cuò)誤識(shí)別、抗干擾能力強(qiáng)等特性，可以提供可靠高速的數(shù)據(jù)傳輸，其最高傳輸速率可達(dá)1Mbps。作為一種技術(shù)先進(jìn)、可靠性高、功能完善、成本合理的通訊控制方式，CAN總線已被廣泛應(yīng)用到各個(gè)自動(dòng)化控制系統(tǒng)中，如汽車、制造業(yè)、航空工業(yè)等。

傳統(tǒng)的CAN總線新產(chǎn)品實(shí)現(xiàn)通常采用兩種方案：第一種方案為單片機(jī)+獨(dú)立的CAN控制器+獨(dú)立的CAN收發(fā)器；第二種方案為內(nèi)置CAN控制器的單片機(jī)+獨(dú)立的CAN收發(fā)器。由于本系統(tǒng)以FPGA技術(shù)為基礎(chǔ)平臺(tái)，因此可采用類似的方案：FPGA+獨(dú)立的CAN控制器+獨(dú)立的CAN收發(fā)器。其中CAN控制器采用SJA1000，CAN收發(fā)器采用TJA1050。

為提供良好的可擴(kuò)展性，本系統(tǒng)中設(shè)計(jì)了四路CAN，可實(shí)現(xiàn)冗余的CAN網(wǎng)關(guān)的功能，如圖3所示。

2 試驗(yàn)驗(yàn)證

將基于FPGA的控制棒棒控技術(shù)下載到目標(biāo)電路板進(jìn)行調(diào)試，同時(shí)模擬各種情況下棒控系統(tǒng)的輸入狀態(tài)，測(cè)試得到的輸出結(jié)果的功能均滿足設(shè)計(jì)要求。對(duì)性能的測(cè)試主要是系統(tǒng)輸出頻率對(duì)輸入模擬電壓的響應(yīng)精度，部分試驗(yàn)測(cè)試數(shù)據(jù)與理論數(shù)據(jù)的比較，通過(guò)數(shù)據(jù)可以看出測(cè)試值與理論值誤差很微小，在設(shè)計(jì)誤差范圍內(nèi)，滿足了設(shè)計(jì)要求。該控制棒棒控系統(tǒng)經(jīng)過(guò)累計(jì)100小時(shí)長(zhǎng)時(shí)間運(yùn)行考驗(yàn)，在運(yùn)行過(guò)程中沒(méi)有出現(xiàn)任何異常現(xiàn)象，通過(guò)各種嚴(yán)格測(cè)試保障了棒控系統(tǒng)穩(wěn)定可靠的運(yùn)行。

為了測(cè)試同組棒提棒的一致性，我們使用外部行程計(jì)數(shù)器對(duì)相同的兩個(gè)系統(tǒng)進(jìn)行行程計(jì)數(shù)。對(duì)兩個(gè)系統(tǒng)施加相同的運(yùn)行參數(shù)，在行程計(jì)數(shù)器計(jì)數(shù)到5000mm時(shí)兩個(gè)系統(tǒng)的計(jì)數(shù)能保證完全一致，沒(méi)有任何的偏差。改變運(yùn)行參數(shù)，兩個(gè)系統(tǒng)的計(jì)數(shù)均能保證完全一致。通過(guò)以上測(cè)試，可以證明同組棒提棒的一致性是滿足設(shè)計(jì)要求的，大大改善了原有棒控系統(tǒng)提棒不一致的情況。

為了驗(yàn)證基于FPGA的棒控系統(tǒng)與驅(qū)動(dòng)機(jī)構(gòu)的匹配性，我們進(jìn)行了目標(biāo)電路板與驅(qū)動(dòng)機(jī)構(gòu)的配合試驗(yàn)。試驗(yàn)結(jié)果表明，在各種運(yùn)行頻率下，驅(qū)動(dòng)機(jī)構(gòu)均運(yùn)行平穩(wěn)且驅(qū)動(dòng)電流滿足使用要求。

3 結(jié)束語(yǔ)

本文介紹了將FPGA技術(shù)應(yīng)用于反應(yīng)堆棒控系統(tǒng)的概況。利用FPGA豐富的邏輯資源，編程的靈活性等特點(diǎn)來(lái)實(shí)現(xiàn)反應(yīng)堆棒控系統(tǒng)的復(fù)雜邏輯電路，電路結(jié)構(gòu)簡(jiǎn)單明了，將大量復(fù)雜的邏輯電路集成到一塊FPGA芯片中，提高了系統(tǒng)的可靠性與穩(wěn)定性，解決了原有模擬電路的很多固有缺陷，提高了系統(tǒng)的抗干擾性能，實(shí)現(xiàn)了設(shè)備小型化。FPGA技術(shù)在反應(yīng)堆棒控系統(tǒng)的成功應(yīng)用將對(duì)反應(yīng)堆儀控系統(tǒng)數(shù)字化進(jìn)程起到了重要的推動(dòng)作用。

【參考文獻(xiàn)】

[1]王衛(wèi)源，戴紫彬，等.信息安全SOPC硬件平臺(tái)的架構(gòu)設(shè)計(jì)[J].單片機(jī)及嵌入式系統(tǒng)應(yīng)用，2004.

[2]潘松，黃繼業(yè).SOPC技術(shù)使用實(shí)用教程[M].北京：清華大學(xué)出版社，2005.

[3]張志剛.FPGA與SOPC設(shè)計(jì)教程[M].西安：西安電子科技出版社，2007.

[4]CAN總線及其在艦船測(cè)量組合系統(tǒng)中的應(yīng)用[J].艦船電子工程，2005，3.

[5]羅苑棠.CPLD/FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講[M].北京：電子工業(yè)出版社，2007.

[責(zé)任編輯：湯靜]