一種基于滑動積分的碼元同步方法

杜亞琦，周建英

?

一種基于滑動積分的碼元同步方法

杜亞琦1，2，周建英2

（1.通信信息控制和安全技術重點實驗室浙江嘉興314033；2.中國電子科技集團公司第三十六研究所浙江嘉興314033）

摘要：傳統的早遲積分型碼元同步方法，基于鎖相環原理，通過比較早遲積分值獲取檢相誤差，進而調整采樣時鐘，其環路設計比較復雜。本文提出了一種基于滑動積分的碼元同步方法，該方法針對碼元采樣值在一個碼元周期內獲取連續的滑動積分值序列，通過比較早遲積分值調整最佳積分值位置，進而獲取最佳積分值。該方法不需要設計復雜的時鐘調整電路，設計簡單，易于數字化實現。

關鍵詞：早遲積分；碼元同步；滑動積分；鎖相環

在數字通信系統中，為了限制被傳輸數字信號的頻譜，需要對數字信號進行成型濾波后，再對載波進行調制，以實現信號的帶限傳輸，接收端經過相干解調、采樣判決后恢復出發射端的數字信號。由于信道傳輸延時以及收發兩端時鐘偏移，接收端采樣判決無法在最佳時刻進行，碼元同步就是用來調整接收端的采樣時鐘與發送端時鐘同步的一種同步措施。

相對于非線性變換濾波法，通過比較本地時鐘與接收數據碼元，使本地時鐘與接收數據碼元同步的絕對值型超前-遲后積分同步環法應用最為廣泛。傳統的超前-遲后積分同步環法，通過比較超前、遲后積分值的絕對值取得檢相誤差，經環路濾波后調整壓控振蕩器（VCO）產生超前和遲后采樣時鐘。其不僅需要兩路積分器，還需要設計復雜的VCO電路，設計實現困難，資源消耗較大。文獻［4］給出了一種傳統的數字鎖相環位同步器及其FPGA實現，文獻［5］、文獻［6］給出了兩種基于傳統的鎖相環位同步方法的改進設計，提高了鎖相環路的收斂速度。但上述鎖相環位同步方法計算過程相對復雜，不易實現。

1　早遲積分型鎖相環同步法

早遲積分型鎖相環同步法結構框圖如圖1所示，主要包括：積分單元、采樣單元、時鐘單元、鑒相器和環路濾波器。基帶信號同時送入兩路積分單元，在采樣單元內根據時鐘單元提供的超前采樣時鐘和遲后采樣時鐘對積分單元輸出采樣，取采樣后積分值的絕對值，經鑒相器、環路濾波器完成對采樣時鐘調整。

圖1　早遲積分型同步法結構框圖

早遲積分型同步法工作波形示意圖如圖2所示。在一個碼元周期內對分別獲取超前積分值序列A和遲后積分值序列B，通過比較對應的A和B的值獲取檢相誤差，進而調整采樣時鐘單元（NCO），直至檢相誤差落在規定的誤差范圍內。

圖2　早遲積分型同步法工作波形示意圖

2　基于滑動積分的早遲積分型同步方法

基于滑動積分的早遲積分型同步方法結構如圖3所示。其主要由采樣量化模塊1、滑動積分模塊2、積分鎖存模塊3、環路濾波模塊4、鎖存周期調整模塊5組成。其中，采樣量化模塊1，根據本地參考時鐘對碼元信號波形進行采樣并量化，從而獲取碼元數據，本實施例中采樣頻率為Fs，則相應的采樣周期t=1/Fs，碼元信號的波特率為Fd。

圖3　基于滑動積分的早遲積分型同步法結構框圖

2.1滑動積分模塊

滑動積分模塊2，包括數據緩存單元21和循環累加單元22。與采樣量化單元1相連接，用于對碼元數據實現滑動積分處理，從而獲取碼元數據的滑動積分數據序列。滑動積分單元結構框圖如圖4所示。

其中，數據緩存單元21，與采樣量化模塊1相連接，用于存儲當碼元信號量化后的碼元數據。數據緩存單元21為一個FIFO，該FIFO的深度為k，其中k=Fs/Fd。則FIFO中僅能存儲k個數據，FIFO根據其先進先出原則存儲最新的k個采樣點獲取的碼元數據，而將當前采樣點前的第k個采樣點對應的數據輸出到循環累加單元22。

循環累加單元22，分別與采樣量化模塊1和數據緩存單元21相連接，用于做k個采樣點對應的碼元數據的滑動積分。

2.2積分鎖存模塊設計

積分鎖存模塊3，與滑動積分模塊2相連接，根據使能信號用于存儲碼元數據的超前積分值、最佳積分值和遲后積分值。該積分鎖存模塊3包括第一使能信號延遲單元31和數據鎖存單元32。

其中，第一使能信號延遲單元31，與所述鎖存周期調整模塊5相連接，將鎖存周期調整模塊5獲取的使能信號作為超前積分值使能信號，同時根據使能信號獲取最佳積分值使能信號和遲后積分值使能信號；文中根據使能信號延時k/4個采樣周期獲取最佳積分值使能信號，延時k/2個采樣周期得到遲后積分值使能信號。

數據鎖存單元32，分別與循環累加單元22和和第一使能信號延遲單元31相連接，獲取與循環累加單元22中傳送的碼元數據滑動積分序列，并根據自第一使能信號延遲單元31中獲取的超前積分值使能信號鎖存超前積分值，獲取的最佳積分值使能信號鎖存最佳積分值，獲取的遲后積分值使能信號鎖存遲后積分值。

2.3環路濾波模塊

環路濾波模塊4，與所述積分鎖存模塊3相連接，用于對超前積分值和遲后積分值進行比較運算，并調整雙向濾單元波參數。該環路濾波模塊4包括絕對值比較單元42、第二使能信號延遲單元41和雙向濾波單元43。

其中，絕對值比較單元42，與數據鎖存單元32相連接，用于比較超前積分值絕對值和遲后積分值絕對值的大小。第二使能信號延遲單元41，分別與所述絕對值比較單元42和所述鎖存周期調整模塊5相連接，根據鎖存周期調整模塊5輸出的使能信號獲取絕對值比較單元42的數據有效使能信號。雙向濾波單元43，與絕對值比較單元42相連接，根據絕對值比較單元42的比較結果調整雙向濾波器單元參數。

本文中，雙向濾波單元43中輸出的雙向濾波單元43參數N作為使能信號中的采樣時間位置指針參數，用于指示計算超前積分值相對應的采樣時間位置。同時，根據雙向濾波單元43中輸出的雙向濾波單元43參數N調整使能信號的周期，從而形成使能信號的周期參數L，最終在使能信號生成單元52中生成一個具有位置信息N和周期信息L的使能信號。該使能信號在本實施例中作為超前積分值使能信號。其中N=［N0，N1，…，Ni，Nt+1，…］，i為自然數，Ni表示第i個完整的碼元信號對應的滑動積分序列中的采樣時間位置指針參數

2.4鎖存周期調整模塊設計

圖4　滑動積分單元結構框圖

鎖存周期調整模塊5，分別與積分鎖存模塊3和環路濾波模塊4相連接，根據調整數據調整積分鎖存模塊3的使能信號。該鎖存周期調整模塊5包括使能信號調整單元51和使能信號生成單元52。

其中，使能信號調整單元51，與雙向濾波單元43相連接，根據雙向濾波器單元參數調整使能信號周期。使能信號生成單元52，分別與使能信號調整單元51、第一使能信號延遲單元31、第二使能信號延遲單元41相連接，根據使能信號調整單元51調整后的使能信號周期，生成使能信號。

基于滑動積分的早遲積分型同步方法波形示意圖如圖5所示。

圖5　碼元數據滑動積分波形示意圖

3　基于滑動積分的早遲積分型同步方法實現

基于滑動積分的早遲積分型同步方法工作流程如圖6所示。

圖6　基于滑動積分的碼元同步方法工作流程

1）先對碼元數據量化采樣值求取滑動積分值。

2）經根據使能信號，在積分鎖存模塊3中獲取超前積分值、最佳積分值和遲后積分值；

對于初始狀態而言，自獲取超前積分值后延時k/4個采樣周期計算獲取最佳積分值，即自采樣開始，3k/8個采樣周期內計算的積分值作為最佳積分值；自獲取超前積分值后延時k/2個采樣周期計算獲取遲后積分值，即自采樣開始，5k/8個采樣周期內計算的積分值作為最佳積分值。

3）根據第二使能信號延遲單元41中輸出的數據有效使能信號，在絕對值比較單元42中分別對數據鎖存單元32中輸出的超前積分值和延后積分值進行絕對值運算，從而獲取超前積分值絕對值C1和遲后積分值絕對值C2，并比較C1 和C2的大小。

如果超前積分值絕對值C1等于遲后積分值絕對值C2，則執行4）。

如果超前積分值絕對值C1大于遲后積分值絕對值C2，則執行5）。

如果超前積分值絕對值C1小于遲后積分值絕對值C2，則執行6）。

4）雙向濾波單元43中的雙向濾波單元43參數不進行調整，即Ni+1=Ni，其中i為自然數，即在滑動積分序列中相對于當次超前積分值獲取的采樣時間位置，延時k個采樣周期對應獲取的下一個滑動積分值作為超前積分值。

5）雙向濾波單元43中的雙向濾波單元43參數進行調整，Ni+1=Ni+1，其中i為自然數，即在滑動積分序列中相對于當次超前積分值獲取的采樣時間位置，延時k-1個采樣周期對應獲取的下一個滑動積分值作為超前積分值。

6）雙向濾波單元43中的雙向濾波單元43參數進行調整，Ni+1=Ni+1，其中i為自然數，即在滑動積分序列中相對于當次超前積分值獲取的采樣時間位置，延時k+1個采樣周期對應獲取的下一個滑動積分值作為超前積分值。

在4）、5）和6）中，如果N=0，則調整使能信號周期參數L= k-1，即表示使能信號周期調整為k-1個采樣周期，同時雙向濾波參數N復位為初始值，即Ni+1=N0，最終在使能信號生成單元52中生成使能信號；

如果Ni+1=2N0，則調整使能信號周期參數L=k+1，即表示使能信號周期調整為k+1個采樣周期，同時雙向濾波參數N復位為初始值，即Ni+1=N0，最終在使能信號生成單元52中生成使能信號；

如果0＜Ni+1=2N0，則使能信號周期參數保持初始值，即L= k，同時雙向濾波參數N不做調整，最終在使能信號生成單元52中生成使能信號。

7）返回3），直至最佳積分值點穩定在一個碼元信號中的一個固定采樣點位置，最終實現碼元同步。

4　結論

基于滑動積分的碼元同步方法，對采樣量化后的碼元數

據進行滑動積分計算，然后對與最佳積分值間隔相同采樣時間計算所得的超前積分值和遲后積分值的絕對值進行比較，然后調整最佳積分值的獲取采樣位置，從而最終將最佳積分值點穩定在一個碼元信號中的一個固定采樣點位置，從而實現碼元同步。該方法不需要對采樣時鐘周期進行調整，使得硬件電路設計更簡單，計算復雜度低、易于實現、資源消耗小且適用于多種通信調制模式。

參考文獻：

［1］季仲梅，楊洪生，王大鳴，等.通信中的同步技術及應用［M］.北京：清華大學出版社，2008.

［2］樊昌信，張甫翊，徐炳祥，等.通信原理［M］.北京：國防工業出版社，2001.

［3］杜勇.數字通信同步技術的MATLAB與FPGA實現［M］.北京：電子工業出版社，2013.

［4］陳良灝，韓嘯.數字鎖相環位同步器及其FPGA設計［J］.微機處理，2007（5）：1-3.

［5］王君，安建平.早遲門同步器跟蹤速度的改進方法［J］.電路與系統學報，2005（6）：111-114.

［6］杜亞琦，周建英.一種改進的早遲積分型位定時方法［J］.電子設計工程，2015（4）：152-154.

A code synchronlzatlon method based on movlng lntegratlon

DU Ya-qj1，2，ZHOU Jjan-yjng2
（1. Science and Technology on Communication information Security Control Laboratory，Jiaxing 314033，China；2.No.36 Research Institute of CETC，Jiaxing 314033，China）

Abstract:The tradjtjona1 ear1y-1ate jntegra1 code synchronjzatjon method based on phase-1ocked 1oop prjncjp1e compares ear1y-1ate jntegrated va1ue for detectjon phase error，and adjusts the samp1jng c1ock. Thjs paper presents a code synchronjzatjon method based on movjng jntegratjon. Thjs method takes a contjnuous movjng jntegratjon va1ue of the sequence for the code samp1jng va1ue. By comparjng ear1y-1ate jntegratjon va1ue adjusts the posjtjon of the best jntegratjon va1ue. Then，gets the best jntegratjon va1ue. Thjs method does not requjre the desjgn of comp1ex c1ock adjustment cjrcujt. It js sjmp1e to be desjgned，and easy to be jmp1emented.

Key words:ear1y-1ate jntegra1；code synchronjzatjon；movjng jntegratjon；phase-1ocked 1oop

中圖分類號：TN911.3

文獻標識碼：A

文章編號：1674-6236（2016）07-0017-03

收稿日期：2015-05-20稿件編號：201505186

作者簡介：杜亞琦（1982—），女，河北衡水人，碩士，工程師。研究方向：信號處理。