厚膜電阻制造技術(shù)研究

尤廣為，鄒建安，肖　雷

(中國(guó)兵器工業(yè)第214研究所，安徽 蚌埠 233042)

?

厚膜電阻制造技術(shù)研究

尤廣為，鄒建安，肖雷

(中國(guó)兵器工業(yè)第214研究所，安徽 蚌埠 233042)

針對(duì)傳統(tǒng)厚膜混合集成電路在厚膜電阻制造過程中存在厚膜電阻阻值離散性大、印刷效率低及產(chǎn)生大量試阻片浪費(fèi)等問題，特對(duì)厚膜制造技術(shù)進(jìn)行了研究。通過對(duì)厚膜電阻設(shè)計(jì)和制造原理進(jìn)行分析，發(fā)現(xiàn)厚膜電阻印刷膜厚對(duì)其阻值至關(guān)重要，因此，決定采用厚膜電阻印刷膜厚監(jiān)測(cè)以達(dá)到控制厚膜電阻阻值的方式，先對(duì)厚膜電阻印刷時(shí)膜厚控制范圍進(jìn)行確定，同時(shí)根據(jù)所使用的厚膜電阻漿料方阻的不同，對(duì)厚膜電阻印刷膜厚控制范圍進(jìn)行調(diào)整，然后依據(jù)調(diào)整后的膜厚控制范圍直接進(jìn)行厚膜電阻印刷。經(jīng)過實(shí)際驗(yàn)證，采用這種加工方式使厚膜電阻加工效率和成品率得到了大大提高，同時(shí)厚膜電阻阻值一致性也得到了很大改善。

厚膜混合集成電路；厚膜電阻印刷；膜厚測(cè)量

厚膜混合集成電路中厚膜電阻的制作方法是通過絲網(wǎng)印刷機(jī)的規(guī)律往返動(dòng)作以及絲網(wǎng)掩模，把厚膜電阻漿料均勻地沉積在陶瓷基片上，以獲得清晰完整的印刷圖形，形成均勻且膜厚可控的各類厚膜漿料濕膜；再通過室溫下靜置流平和紅外干燥爐的干燥，使?jié){料中有機(jī)載體揮發(fā)從而使印刷出的濕膜變成干膜；最后通過高溫?zé)Y(jié)爐進(jìn)行燒結(jié)，使干膜經(jīng)過一系列物理、化學(xué)反應(yīng)，形成符合設(shè)計(jì)要求的厚膜電阻燒結(jié)膜層。其電阻阻值一般控制在產(chǎn)品標(biāo)稱值的60%～90%[1]。

通過理論分析和實(shí)際驗(yàn)證可知，厚膜混合集成電路中厚膜電阻的膜厚與其電阻阻值之間存在關(guān)聯(lián)性：當(dāng)厚膜電阻膜厚越厚時(shí)，其阻值越小；厚膜電阻膜厚越薄時(shí)，其阻值越大。根據(jù)這一規(guī)律，將傳統(tǒng)厚膜電阻制作方法進(jìn)行技術(shù)改進(jìn)，由原來試阻方式改進(jìn)為通過膜厚控制直接印刷方式，使加工效率和成品率大大提高，同時(shí)厚膜電阻阻值控制在70%～80%，使厚膜電阻質(zhì)量一致性得到很大提高。

1　存在的問題

在對(duì)厚膜混合集成電路厚膜電阻加工時(shí)，通常采取小樣試阻方式印刷電阻，當(dāng)小樣試阻阻值達(dá)到標(biāo)稱值的60%～90%時(shí)，方可進(jìn)行正式試量印刷。采用此種厚膜電阻加工技術(shù)存在如下問題。

1)試阻過程耗時(shí)及浪費(fèi)試阻片。厚膜電阻在批量印刷過程前應(yīng)進(jìn)行試阻，要求阻值控制在60%～90%，如厚膜電阻阻值達(dá)不到要求，則需要重新調(diào)機(jī)再進(jìn)行試阻，直至達(dá)到要求為止。在試阻過程中，產(chǎn)生3～9只試阻片(每次需要3只試阻片，如試阻3次則需要9只試阻片)，而這些試阻片只能作為廢片處理，同時(shí)在此試阻過程中浪費(fèi)大量時(shí)間，每試阻1次至少需要1.5 h(印刷10 min，干燥15 min，燒結(jié)1 h，阻值測(cè)量5 min)。

2)印刷時(shí)膜厚偏差。厚膜電阻在批量印刷時(shí)，會(huì)受到印刷機(jī)狀態(tài)、厚膜電阻漿料性能等參數(shù)影響，且對(duì)厚膜電阻膜厚不進(jìn)行監(jiān)控；因此，不同基片上厚膜電阻的膜厚存在較大偏差，導(dǎo)致厚膜電阻阻值偏差>5%，造成厚膜電阻阻值難以控制。

3)印刷過程試燒耗時(shí)及浪費(fèi)試阻片。為防止整批印刷中相應(yīng)參數(shù)漂移而導(dǎo)致阻值超差，要求每印刷200片試燒3片來控制阻值。采用這種控制辦法是先抽樣再干燥及燒結(jié)，然后對(duì)厚膜電阻阻值進(jìn)行測(cè)量，這也花費(fèi)了大量時(shí)間，并且造成了試燒片的浪費(fèi)。

4)總燒耗時(shí)。厚膜電阻總燒前應(yīng)先試燒，試燒合格才可總燒。試燒片的選取最少為5片，如果總批量>300片，則按照每200片抽取3片的方法進(jìn)行選取。這也花費(fèi)了大量時(shí)間，如阻值不合格，則造成試燒片浪費(fèi)。

采用此種加工技術(shù)需要花費(fèi)大量試阻時(shí)間，加工效率低；同時(shí)造成試阻樣片浪費(fèi)，導(dǎo)致成品率偏低；因此，有必要對(duì)厚膜電阻加工技術(shù)進(jìn)行改進(jìn)。

2　厚膜電阻加工技術(shù)創(chuàng)新

通過對(duì)厚膜電阻設(shè)計(jì)技術(shù)和加工原理進(jìn)行研究，找出厚膜電阻加工技術(shù)的改進(jìn)方法。

2.1厚膜電阻設(shè)計(jì)原理

厚膜電阻設(shè)計(jì)是根據(jù)產(chǎn)品設(shè)計(jì)任務(wù)書要求進(jìn)行版圖設(shè)計(jì)。先設(shè)計(jì)厚膜電阻兩端導(dǎo)帶，兩端導(dǎo)帶之間距離即為厚膜電阻長(zhǎng)度，與兩端導(dǎo)帶搭接的電阻多少即為厚膜電阻寬度。為滿足厚膜電阻阻值要求，應(yīng)根據(jù)厚膜電阻設(shè)計(jì)曲線圖設(shè)計(jì)出厚膜電阻的長(zhǎng)度和寬度。

厚膜電阻設(shè)計(jì)曲線圖是在厚膜電阻寬度為1 mm的情況下得出的，不同漿料型號(hào)的厚膜電阻設(shè)計(jì)曲線圖如圖1所示。

圖1　不同漿料型號(hào)的厚膜電阻設(shè)計(jì)曲線圖

在厚膜電阻設(shè)計(jì)時(shí)，按照厚膜電阻設(shè)計(jì)計(jì)算式，并結(jié)合厚膜電阻設(shè)計(jì)曲線圖，計(jì)算出產(chǎn)品所需要的厚膜電阻長(zhǎng)、寬尺寸。計(jì)算式如下。

(1)

式中，R是電阻值；R□是方阻，是所采購(gòu)厚膜電阻漿料1 mm2的阻值；W是厚膜電阻寬度。

例如，用方阻R□為1 kΩ/□的電阻漿料設(shè)計(jì)一個(gè)電阻值為2 kΩ的厚膜電阻。按標(biāo)稱值的90%(1.8 kΩ)來設(shè)計(jì)這個(gè)電阻，根據(jù)上述厚膜電阻設(shè)計(jì)曲線圖，當(dāng)電阻寬度W為1 mm，電阻長(zhǎng)度L為1.5 mm時(shí)，N值為1.2。通過式1得到電阻值R=1.8 kΩ，即阻值為2 kΩ的厚膜電阻，其設(shè)計(jì)長(zhǎng)度為1.5 mm，寬度為1.0 mm。

2.2厚膜電阻加工原理

厚膜混合集成電路厚膜電阻加工是按照產(chǎn)品版圖設(shè)計(jì)的厚膜電阻圖形，將其制作在陶瓷基片上，先制作厚膜電阻兩端導(dǎo)體，然后在2條端頭導(dǎo)體之間印刷厚膜電阻漿料，并經(jīng)過干燥燒結(jié)后形成厚膜電阻，最后在厚膜電阻體上進(jìn)行玻璃釉包封。具體厚膜電阻結(jié)構(gòu)圖如圖2所示。

圖2　厚膜電阻結(jié)構(gòu)圖

在厚膜電阻加工時(shí)，圖形尺寸已由版圖設(shè)計(jì)所確定，其印刷出來的厚膜電阻長(zhǎng)度和寬度與版圖設(shè)計(jì)圖形相同，此時(shí)厚膜電阻阻值大小只與實(shí)際使用的厚膜電阻漿料方阻及加工膜層厚度有關(guān)，具體如下。

1)膜厚越厚，其阻值越小，反之阻值越大。厚膜電阻膜厚對(duì)阻值的影響曲線如圖3所示。

2)所用厚膜電阻漿料方阻為90%～110%，方阻越大，其阻值越大，反之阻值越小；因此，應(yīng)根據(jù)不同方阻的厚膜電阻漿料來調(diào)整厚膜電阻加工膜厚，以保證厚膜電阻阻值能得到有效控制。具體控制辦法如下：

實(shí)際厚膜電阻膜厚 =

圖3　厚膜電阻膜厚對(duì)阻值的影響曲線

2.3厚膜電阻加工技術(shù)改進(jìn)

根據(jù)對(duì)厚膜電阻設(shè)計(jì)和加工原理進(jìn)行分析，通過在厚膜電阻加工時(shí)對(duì)其膜厚進(jìn)行測(cè)量，即可達(dá)到控制厚膜電阻阻值的目的，即將原試阻方式改進(jìn)為膜厚控制直接印刷厚膜電阻方式。

3　厚膜電阻加工改進(jìn)技術(shù)運(yùn)用

3.1厚膜電阻加工膜厚確定

通過對(duì)某電路所需3種(10 kΩ/□、100 kΩ/□和1 MΩ/□)厚膜電阻進(jìn)行加工，得出了其阻值控制在標(biāo)稱值的70%～80%時(shí)的膜厚平均值；同時(shí)，根據(jù)實(shí)際所使用的厚膜電阻漿料方阻，對(duì)厚膜電阻的膜厚進(jìn)行調(diào)整。具體操作方法是將實(shí)際方值輸入厚膜電阻膜厚控制要求表中(見表1)，然后應(yīng)用Excel表按照下列公式自動(dòng)生成膜厚控制范圍。

實(shí)際膜厚最小值=

實(shí)際膜厚最大值=

3.2厚膜電阻加工膜厚控制

按照表1規(guī)定的某產(chǎn)品厚膜電阻膜厚控制范圍，對(duì)厚膜電阻進(jìn)行成膜加工。在實(shí)際厚膜電阻印刷過程中，工藝部門操作人員根據(jù)膜厚控制范圍要求對(duì)厚膜電阻進(jìn)行直接印刷，同時(shí)操作人員采取膜厚測(cè)量方法對(duì)厚膜電阻進(jìn)行監(jiān)控，監(jiān)控頻次為每印刷50只抽測(cè)1只，觀察其膜厚是否在控制范圍內(nèi)，并作好標(biāo)識(shí)單獨(dú)擺放。厚膜電阻膜厚實(shí)際測(cè)量圖如圖4所示。

表1　HGXXXX厚膜電阻膜厚控制要求表

圖4　厚膜電阻膜厚實(shí)際測(cè)量圖

3.3厚膜電阻加工后檢測(cè)

為確保厚膜電阻阻值質(zhì)量，在新采購(gòu)厚膜電阻漿料在首批使用時(shí)對(duì)厚膜電阻成膜燒結(jié)進(jìn)行加嚴(yán)控制。要求當(dāng)所有電阻印刷完成后，將測(cè)量樣品進(jìn)行試燒，并檢測(cè)其阻值是否滿足文件要求。如完全滿足文件要求，則將整批電路進(jìn)行總燒。當(dāng)再次使用時(shí)，則可以通過厚膜電阻膜厚控制方法進(jìn)行直接印刷、干燥和燒結(jié)，無需再進(jìn)行試燒。厚膜電阻加工后

阻值檢測(cè)儀表如圖5所示。

圖5　厚膜電阻加工后阻值檢測(cè)儀表

3.4厚膜電阻實(shí)際加工情況

現(xiàn)安排投5批XX軍品電路成膜基板加工，在厚膜電阻印刷過程中，嚴(yán)格按照表1中所要求的膜厚進(jìn)行控制，分別對(duì)5批完成成膜加工的電路進(jìn)行厚膜電阻抽樣測(cè)試，發(fā)現(xiàn)其阻值均控制70%～80%，厚膜電阻阻值一致性好(見表2)。

表2　HGXXXX厚膜電阻阻值統(tǒng)計(jì)表(批次：C13XX)

注：1 mil=0.025 4 mm。

4　實(shí)施效果

通過采用改進(jìn)的厚膜電阻加工技術(shù)，厚膜混合集成電路中厚膜電阻加工效率、成品率以及阻值一致性均得到很大提高。

4.1提高加工效率

通過采用改進(jìn)的厚膜電阻加工技術(shù)，節(jié)約了大量試阻時(shí)間，提高了絲網(wǎng)印刷效率。下述列舉厚膜電阻絲網(wǎng)印刷用時(shí)對(duì)照表(表3)和柱狀圖(圖6)，通過圖6可以看出，印刷效率提高了1倍以上。

表3　實(shí)施前、后厚膜電阻絲網(wǎng)印刷用時(shí)對(duì)照表

圖6　實(shí)施前、后厚膜電阻絲網(wǎng)印刷用時(shí)對(duì)比柱狀圖

4.2提高成品率

通過采用改進(jìn)的厚膜電阻加工技術(shù)，厚膜集成電路絲網(wǎng)印刷工藝組對(duì)各電路的電阻進(jìn)行優(yōu)化設(shè)計(jì)，并統(tǒng)計(jì)整理各電阻的膜厚范圍，形成參考文件，確定控制辦法，形成標(biāo)準(zhǔn)流程作業(yè)，節(jié)約了網(wǎng)印試阻和激光調(diào)阻所產(chǎn)生的廢片，使產(chǎn)品質(zhì)量得到了很大提高，加工成品率提高了3%以上。下述列舉了部分電路實(shí)施前、后的成品率統(tǒng)計(jì)數(shù)據(jù)，數(shù)據(jù)表見表4，對(duì)比柱狀圖如圖7所示。

表4　部分電路實(shí)施前、后的成品率統(tǒng)計(jì)數(shù)據(jù)表

圖7　3種型號(hào)電路實(shí)施前、后的成品率對(duì)比柱狀圖

4.3提高阻值一致性

通過采用改進(jìn)的厚膜電阻加工技術(shù)，對(duì)加工完成后的厚膜電阻阻值進(jìn)行統(tǒng)計(jì)，原試阻加工方法因膜厚沒有有效控制導(dǎo)致阻值離散性很大，阻值范圍為50%～100%，而現(xiàn)在采用改進(jìn)加工技術(shù)后，使厚膜電阻膜厚得到了有效監(jiān)控，厚膜電阻阻值控制在70%～80%，其一致性好，從而使厚膜電阻質(zhì)量得到了有效保證。

5　結(jié)語

通過采用改進(jìn)的厚膜電阻加工技術(shù)，不僅提高了產(chǎn)品的成品率和加工效率，使生產(chǎn)成本得到了有效控制，同時(shí)產(chǎn)品的一致性也得到了提高，使產(chǎn)品質(zhì)量得到了有效保證。避免了加工過程中不必要的浪費(fèi)，增強(qiáng)了絲網(wǎng)印刷組員工的節(jié)約意識(shí)和質(zhì)量意識(shí)，并從技術(shù)上提高了工藝加工水平，減少了調(diào)機(jī)次數(shù)和返工片數(shù)，從而降低了成膜基板加工成本，顯著提高了經(jīng)濟(jì)效益。

[1] Licari J J, Enlow L R. 混合微電路技術(shù)手冊(cè)[M]. 朱瑞廉，譯.北京：電子工業(yè)出版社，2004.

責(zé)任編輯鄭練

Researoh of the Thick-film Resistor Printing Technology Innovation

YOU Guangwei, ZOU Jian’an, XIAO Lei

(China Ordnance Industry No.214 Research Institute, Bengbu 233042, China)

Aimed at problems like excessively larger distribution of resistance discrete characteristic, low-efficiency in thick-film resistor printing and large amount of material wasting in resistance-testing, the relevant thick-film production technical research has been carried out. Through the analysis of resistance designing and production principles, it has been found that the thick-film resistor printing thickness has a vital impact on its resistance value, then apply the thick-film resistor printing thickness in monitoring the printing process, and the relevant resistance values could be well controlled. Firstly, define the thick-film resistor printing thickness range. Secondly, adjust the resistor printing thickness range by various square resistances. Finally, the actual thick-film resistor printing work is directly referred to the after-adjustment resistor printing thickness range. Through the practical validation experiments, the thick-film resistor printing efficiency and production yields are improved, and the working consistency is elevated.

thick-film hybrid IC, thick-film resistor printing, printing thickness measurement

TN 452

A

尤廣為(1969-)，男，高級(jí)工程師，主要從事厚膜混合集成電路技術(shù)等方面的研究。

2015-12-18