厚膜電阻制造技術研究

尤廣為，鄒建安，肖　雷

(中國兵器工業第214研究所，安徽 蚌埠 233042)

?

厚膜電阻制造技術研究

尤廣為，鄒建安，肖雷

(中國兵器工業第214研究所，安徽 蚌埠 233042)

針對傳統厚膜混合集成電路在厚膜電阻制造過程中存在厚膜電阻阻值離散性大、印刷效率低及產生大量試阻片浪費等問題，特對厚膜制造技術進行了研究。通過對厚膜電阻設計和制造原理進行分析，發現厚膜電阻印刷膜厚對其阻值至關重要，因此，決定采用厚膜電阻印刷膜厚監測以達到控制厚膜電阻阻值的方式，先對厚膜電阻印刷時膜厚控制范圍進行確定，同時根據所使用的厚膜電阻漿料方阻的不同，對厚膜電阻印刷膜厚控制范圍進行調整，然后依據調整后的膜厚控制范圍直接進行厚膜電阻印刷。經過實際驗證，采用這種加工方式使厚膜電阻加工效率和成品率得到了大大提高，同時厚膜電阻阻值一致性也得到了很大改善。

厚膜混合集成電路；厚膜電阻印刷；膜厚測量

厚膜混合集成電路中厚膜電阻的制作方法是通過絲網印刷機的規律往返動作以及絲網掩模，把厚膜電阻漿料均勻地沉積在陶瓷基片上，以獲得清晰完整的印刷圖形，形成均勻且膜厚可控的各類厚膜漿料濕膜；再通過室溫下靜置流平和紅外干燥爐的干燥，使漿料中有機載體揮發從而使印刷出的濕膜變成干膜；最后通過高溫燒結爐進行燒結，使干膜經過一系列物理、化學反應，形成符合設計要求的厚膜電阻燒結膜層。其電阻阻值一般控制在產品標稱值的60%～90%[1]。

通過理論分析和實際驗證可知，厚膜混合集成電路中厚膜電阻的膜厚與其電阻阻值之間存在關聯性：當厚膜電阻膜厚越厚時，其阻值越小；厚膜電阻膜厚越薄時，其阻值越大。根據這一規律，將傳統厚膜電阻制作方法進行技術改進，由原來試阻方式改進為通過膜厚控制直接印刷方式，使加工效率和成品率大大提高，同時厚膜電阻阻值控制在70%～80%，使厚膜電阻質量一致性得到很大提高。

1　存在的問題

在對厚膜混合集成電路厚膜電阻加工時，通常采取小樣試阻方式印刷電阻，當小樣試阻阻值達到標稱值的60%～90%時，方可進行正式試量印刷。采用此種厚膜電阻加工技術存在如下問題。

1)試阻過程耗時及浪費試阻片。厚膜電阻在批量印刷過程前應進行試阻，要求阻值控制在60%～90%，如厚膜電阻阻值達不到要求，則需要重新調機再進行試阻，直至達到要求為止。在試阻過程中，產生3～9只試阻片(每次需要3只試阻片，如試阻3次則需要9只試阻片)，而這些試阻片只能作為廢片處理，同時在此試阻過程中浪費大量時間，每試阻1次至少需要1.5 h(印刷10 min，干燥15 min，燒結1 h，阻值測量5 min)。

2)印刷時膜厚偏差。厚膜電阻在批量印刷時，會受到印刷機狀態、厚膜電阻漿料性能等參數影響，且對厚膜電阻膜厚不進行監控；因此，不同基片上厚膜電阻的膜厚存在較大偏差，導致厚膜電阻阻值偏差>5%，造成厚膜電阻阻值難以控制。

3)印刷過程試燒耗時及浪費試阻片。為防止整批印刷中相應參數漂移而導致阻值超差，要求每印刷200片試燒3片來控制阻值。采用這種控制辦法是先抽樣再干燥及燒結，然后對厚膜電阻阻值進行測量，這也花費了大量時間，并且造成了試燒片的浪費。

4)總燒耗時。厚膜電阻總燒前應先試燒，試燒合格才可總燒。試燒片的選取最少為5片，如果總批量>300片，則按照每200片抽取3片的方法進行選取。這也花費了大量時間，如阻值不合格，則造成試燒片浪費。

采用此種加工技術需要花費大量試阻時間，加工效率低；同時造成試阻樣片浪費，導致成品率偏低；因此，有必要對厚膜電阻加工技術進行改進。

2　厚膜電阻加工技術創新

通過對厚膜電阻設計技術和加工原理進行研究，找出厚膜電阻加工技術的改進方法。

2.1厚膜電阻設計原理

厚膜電阻設計是根據產品設計任務書要求進行版圖設計。先設計厚膜電阻兩端導帶，兩端導帶之間距離即為厚膜電阻長度，與兩端導帶搭接的電阻多少即為厚膜電阻寬度。為滿足厚膜電阻阻值要求，應根據厚膜電阻設計曲線圖設計出厚膜電阻的長度和寬度。

厚膜電阻設計曲線圖是在厚膜電阻寬度為1 mm的情況下得出的，不同漿料型號的厚膜電阻設計曲線圖如圖1所示。

圖1　不同漿料型號的厚膜電阻設計曲線圖

在厚膜電阻設計時，按照厚膜電阻設計計算式，并結合厚膜電阻設計曲線圖，計算出產品所需要的厚膜電阻長、寬尺寸。計算式如下。

(1)

式中，R是電阻值；R□是方阻，是所采購厚膜電阻漿料1 mm2的阻值；W是厚膜電阻寬度。

例如，用方阻R□為1 kΩ/□的電阻漿料設計一個電阻值為2 kΩ的厚膜電阻。按標稱值的90%(1.8 kΩ)來設計這個電阻，根據上述厚膜電阻設計曲線圖，當電阻寬度W為1 mm，電阻長度L為1.5 mm時，N值為1.2。通過式1得到電阻值R=1.8 kΩ，即阻值為2 kΩ的厚膜電阻，其設計長度為1.5 mm，寬度為1.0 mm。

2.2厚膜電阻加工原理

厚膜混合集成電路厚膜電阻加工是按照產品版圖設計的厚膜電阻圖形，將其制作在陶瓷基片上，先制作厚膜電阻兩端導體，然后在2條端頭導體之間印刷厚膜電阻漿料，并經過干燥燒結后形成厚膜電阻，最后在厚膜電阻體上進行玻璃釉包封。具體厚膜電阻結構圖如圖2所示。

圖2　厚膜電阻結構圖

在厚膜電阻加工時，圖形尺寸已由版圖設計所確定，其印刷出來的厚膜電阻長度和寬度與版圖設計圖形相同，此時厚膜電阻阻值大小只與實際使用的厚膜電阻漿料方阻及加工膜層厚度有關，具體如下。

1)膜厚越厚，其阻值越小，反之阻值越大。厚膜電阻膜厚對阻值的影響曲線如圖3所示。

2)所用厚膜電阻漿料方阻為90%～110%，方阻越大，其阻值越大，反之阻值越小；因此，應根據不同方阻的厚膜電阻漿料來調整厚膜電阻加工膜厚，以保證厚膜電阻阻值能得到有效控制。具體控制辦法如下：

實際厚膜電阻膜厚 =

圖3　厚膜電阻膜厚對阻值的影響曲線

2.3厚膜電阻加工技術改進

根據對厚膜電阻設計和加工原理進行分析，通過在厚膜電阻加工時對其膜厚進行測量，即可達到控制厚膜電阻阻值的目的，即將原試阻方式改進為膜厚控制直接印刷厚膜電阻方式。

3　厚膜電阻加工改進技術運用

3.1厚膜電阻加工膜厚確定

通過對某電路所需3種(10 kΩ/□、100 kΩ/□和1 MΩ/□)厚膜電阻進行加工，得出了其阻值控制在標稱值的70%～80%時的膜厚平均值；同時，根據實際所使用的厚膜電阻漿料方阻，對厚膜電阻的膜厚進行調整。具體操作方法是將實際方值輸入厚膜電阻膜厚控制要求表中(見表1)，然后應用Excel表按照下列公式自動生成膜厚控制范圍。

實際膜厚最小值=

實際膜厚最大值=

3.2厚膜電阻加工膜厚控制

按照表1規定的某產品厚膜電阻膜厚控制范圍，對厚膜電阻進行成膜加工。在實際厚膜電阻印刷過程中，工藝部門操作人員根據膜厚控制范圍要求對厚膜電阻進行直接印刷，同時操作人員采取膜厚測量方法對厚膜電阻進行監控，監控頻次為每印刷50只抽測1只，觀察其膜厚是否在控制范圍內，并作好標識單獨擺放。厚膜電阻膜厚實際測量圖如圖4所示。

表1　HGXXXX厚膜電阻膜厚控制要求表

圖4　厚膜電阻膜厚實際測量圖

3.3厚膜電阻加工后檢測

為確保厚膜電阻阻值質量，在新采購厚膜電阻漿料在首批使用時對厚膜電阻成膜燒結進行加嚴控制。要求當所有電阻印刷完成后，將測量樣品進行試燒，并檢測其阻值是否滿足文件要求。如完全滿足文件要求，則將整批電路進行總燒。當再次使用時，則可以通過厚膜電阻膜厚控制方法進行直接印刷、干燥和燒結，無需再進行試燒。厚膜電阻加工后

阻值檢測儀表如圖5所示。

圖5　厚膜電阻加工后阻值檢測儀表

3.4厚膜電阻實際加工情況

現安排投5批XX軍品電路成膜基板加工，在厚膜電阻印刷過程中，嚴格按照表1中所要求的膜厚進行控制，分別對5批完成成膜加工的電路進行厚膜電阻抽樣測試，發現其阻值均控制70%～80%，厚膜電阻阻值一致性好(見表2)。

表2　HGXXXX厚膜電阻阻值統計表(批次：C13XX)

注：1 mil=0.025 4 mm。

4　實施效果

通過采用改進的厚膜電阻加工技術，厚膜混合集成電路中厚膜電阻加工效率、成品率以及阻值一致性均得到很大提高。

4.1提高加工效率

通過采用改進的厚膜電阻加工技術，節約了大量試阻時間，提高了絲網印刷效率。下述列舉厚膜電阻絲網印刷用時對照表(表3)和柱狀圖(圖6)，通過圖6可以看出，印刷效率提高了1倍以上。

表3　實施前、后厚膜電阻絲網印刷用時對照表

圖6　實施前、后厚膜電阻絲網印刷用時對比柱狀圖

4.2提高成品率

通過采用改進的厚膜電阻加工技術，厚膜集成電路絲網印刷工藝組對各電路的電阻進行優化設計，并統計整理各電阻的膜厚范圍，形成參考文件，確定控制辦法，形成標準流程作業，節約了網印試阻和激光調阻所產生的廢片，使產品質量得到了很大提高，加工成品率提高了3%以上。下述列舉了部分電路實施前、后的成品率統計數據，數據表見表4，對比柱狀圖如圖7所示。

表4　部分電路實施前、后的成品率統計數據表

圖7　3種型號電路實施前、后的成品率對比柱狀圖

4.3提高阻值一致性

通過采用改進的厚膜電阻加工技術，對加工完成后的厚膜電阻阻值進行統計，原試阻加工方法因膜厚沒有有效控制導致阻值離散性很大，阻值范圍為50%～100%，而現在采用改進加工技術后，使厚膜電阻膜厚得到了有效監控，厚膜電阻阻值控制在70%～80%，其一致性好，從而使厚膜電阻質量得到了有效保證。

5　結語

通過采用改進的厚膜電阻加工技術，不僅提高了產品的成品率和加工效率，使生產成本得到了有效控制，同時產品的一致性也得到了提高，使產品質量得到了有效保證。避免了加工過程中不必要的浪費，增強了絲網印刷組員工的節約意識和質量意識，并從技術上提高了工藝加工水平，減少了調機次數和返工片數，從而降低了成膜基板加工成本，顯著提高了經濟效益。

[1] Licari J J, Enlow L R. 混合微電路技術手冊[M]. 朱瑞廉，譯.北京：電子工業出版社，2004.

責任編輯鄭練

Researoh of the Thick-film Resistor Printing Technology Innovation

YOU Guangwei, ZOU Jian’an, XIAO Lei

(China Ordnance Industry No.214 Research Institute, Bengbu 233042, China)

Aimed at problems like excessively larger distribution of resistance discrete characteristic, low-efficiency in thick-film resistor printing and large amount of material wasting in resistance-testing, the relevant thick-film production technical research has been carried out. Through the analysis of resistance designing and production principles, it has been found that the thick-film resistor printing thickness has a vital impact on its resistance value, then apply the thick-film resistor printing thickness in monitoring the printing process, and the relevant resistance values could be well controlled. Firstly, define the thick-film resistor printing thickness range. Secondly, adjust the resistor printing thickness range by various square resistances. Finally, the actual thick-film resistor printing work is directly referred to the after-adjustment resistor printing thickness range. Through the practical validation experiments, the thick-film resistor printing efficiency and production yields are improved, and the working consistency is elevated.

thick-film hybrid IC, thick-film resistor printing, printing thickness measurement

TN 452

A

尤廣為(1969-)，男，高級工程師，主要從事厚膜混合集成電路技術等方面的研究。

2015-12-18