一種高速LVDS接收電路的設計

胡慶成，賀凌煒，周曉彬（中國電子科技集團公司第58研究所，江蘇無錫214035）

?

一種高速LVDS接收電路的設計

胡慶成，賀凌煒，周曉彬
（中國電子科技集團公司第58研究所，江蘇無錫214035）

提出了一種內置失效保護功能的高速低壓差分信號（Low Voltage Differential Signaling，LVDS）接收電路。該電路不僅解決了傳統電路結構在電源電壓3 V或更低時不能滿足LVDS標準規定的輸入共模電壓范圍內（0.05～2.35 V）穩定工作的問題，而且還可以直接作為LVDS接口電路的輸入級使用，節省了外接保護電路。基于SMIC 0.18 μm CMOS工藝模型庫，用spectre進行仿真，在輸入共模電壓范圍內工作穩定，傳輸速率達到1 Gbps。

LVDS；接收電路；失效保護；共模電壓

1　引言

LVDS是一種低擺幅的差分信號，具有傳輸速度快、低功耗以及低噪聲等優點，是一種通用的接口標準。它廣泛應用于體積小、功耗低的便攜式設備和高速通訊設備中［1］。圖1是典型的點到點LVDS系統。

它由驅動電路（driver）、連接線（interconnect）、接收電路（receiver）和端接阻抗（100 Ω）組成。data信號通過驅動電路生成LVDS差分信號VO+和VO-，然后經過連接線傳輸，最后在端接阻抗兩端形成接收電路的輸入信號VI+和VI-。接收電路會根據VI+和VI-的大小判別出所傳輸數據是“0”還是“1”，并將其轉換成相應的內部邏輯電平。

由于驅動電路和接收電路的參考地存在電勢差，為了保證信號傳輸的可靠性，LVDS標準［2］規定，接收電路必須在0.05～2.35 V的輸入共模電壓范圍內穩定工作。但是，當電源電壓降低至3 V或更低時，傳統的LVDS接收電路結構就很難滿足這個指標。而且，LVDS接口電路是可以并聯使用的，既可以同時工作，也可以部分工作。……