壓縮感知硬件結構的能耗評估

裴志軍，王雅欣

（天津職業技術師范大學電子工程學院，天津300222）

壓縮感知硬件結構的能耗評估

裴志軍，王雅欣

（天津職業技術師范大學電子工程學院，天津300222）

針對在醫學監護等低功耗低速率應用中，傳感器節點有苛刻的能耗限值和傳輸帶寬限制等問題，通過構建基于壓縮感知數據壓縮的傳感器節點全信號捕獲鏈系統的能耗模型框架，對不同壓縮感知硬件結構的能量效率進行分析評估。研究表明：在數據傳輸能耗占主導的情況下，模擬壓縮感知方法比數字壓縮感知方法具有更好的能量效率，但硬件復雜性更高；在信號捕獲處理占主導的情況下，與模擬壓縮感知方法相比，數字壓縮感知方法基于能量有效的數字邏輯，系統能量效率更高，適合于傳感器節點應用的數據壓縮。

壓縮感知；硬件結構；能耗評估；傳感器節點；低功耗

近年來，壓縮感知（compressed sensing，CS）技術及其應用已引起人們廣泛的研究興趣［1-2］。與基于香濃采樣定理的傳統信號采樣處理相比，壓縮感知技術存在諸多優點。一方面，壓縮感知能夠以信號的亞奈奎斯特率采樣，在寬帶信號處理的高速率應用領域中，有效降低了對模數轉換器件高采樣率的苛刻要求。另一方面，壓縮感知將稀疏的高維數據矢量投影到一個低維空間，減少了信號處理的數據量，在傳感器節點數據壓縮的低速率應用領域中，降低了數據存儲或傳輸的能耗。雖然，大量研究工作已對高速率應用領域的壓縮感知技術進行了深入有益的探討［3］，但在低速率、低功耗的應用領域，如醫學監護、環境監測等，能量有效的壓縮感知技術近年來才開始受到關注［4］。這些應用領域所面臨的技術挑戰與傳感器節點的嚴格能耗限制密切相關，往往期望傳感器節點具有10年或更長的壽命，而減少傳輸數據量是獲得較長系統壽命的關鍵［5］。因而，能量有效的壓縮感知技術對低速率、低功耗應用系統的數據壓縮尤為重要。壓縮感知的相關研究中提出了各種硬件實現結構［6］，但不同硬件結構能耗不同。因此，本文對低速率應用領域的壓縮感知硬件結構的能耗評估技術進行分析探討。

1　基于壓縮感知的數據壓縮

傳統的信號數據捕獲處理要求采樣率大于信號最高頻率的2倍，即奈奎斯特率采樣，而壓縮感知理論充分利用信號結構來捕獲采樣數據，能以正比于信息率而不是信號頻率的速率采樣［7］。當信號具有相對于帶寬而言較低的信息率時，意味著基于壓縮感知可以獲得比傳統奈奎斯特率采樣更少的采樣數據。在有著苛刻功耗限值的醫學監護應用領域，可穿戴或植入式傳感器節點需要捕獲和傳輸大量的數據，而許多生物醫學信號所要求的奈奎斯特采樣率遠大于信息率，即事件發生的頻率，因此壓縮感知方法可以應用于生物信號的數據壓縮［8］。壓縮感知降低了對模數轉換器（analog digital converter，ADC）和隨后數字處理的要求，有效減少了存儲或傳輸的數據量，因而非常適合于移動可穿戴低功耗系統的數據壓縮。傳統典型的醫學監護傳感器節點電路結構包括基于ADC的信號捕獲采樣、數據壓縮處理及無線發射3個主要的能耗源模塊［5］。壓縮感知將壓縮和采樣有機結合，免除了獨立的數據壓縮模塊，且亞奈奎斯特率采樣減少了存儲或無線發射的數據量，從而降低了系統的整體功耗。

壓縮感知CS與傳統數據捕獲與壓縮方法的比較如圖1所示，其中包括無數據壓縮處理的ADC方式、信源編碼壓縮方式、濾波或分類的信號處理方式。與傳統的數據捕獲和壓縮方法相比，基于壓縮感知的傳感器節點系統將數據捕獲和壓縮相結合，能夠實現正比于信息內容的數據壓縮，且性能可與信源編碼方法相比較，同時具有靈活通用的類似ADC界面，使同一硬件界面能夠適合不同應用，降低了存儲或數據傳輸的能耗成本。另外，盡管信號的壓縮感知重構的計算要求高于其他數據壓縮技術，但在諸如動態醫學監護應用系統中，信號重構可以采用對能耗成本限制較少的離線方式執行。

圖1　CS與不同數據捕獲和壓縮方法的比較

2　壓縮感知硬件結構

壓縮感知的數學框可表示為：

式中：Φ∈RM×N為滿足有限等距性質（restricted isometry property，RIP）條件的隨機投影感知矩陣；x∈RN為高維稀疏輸入信號；y∈RM為隨機投影獲得的壓縮感知采樣，M＜N。隨著壓縮感知技術相關研究的不斷深入，壓縮感知硬件的開發越來越受到關注。文獻［4］中提出壓縮感知CS硬件結構可分為模擬CS和數字CS兩種主要方法。在數字CS方法中，壓縮采樣測量在奈奎斯特率采樣后的數字域獲得。而在模擬CS方法中，壓縮采樣測量在數字化前的模擬域獲得。模擬CS方法的硬件捕獲系統通常是隨機解調器（random demodulator，RD）結構的變化。RD結構主要由混頻器（或解調器）、積分器和ADC三部分組成，RD結構的模擬壓縮感知CS如圖2所示。混頻器將一個偽隨機序列與輸入信號相乘，對應于輸入信號與感知矩陣元素的相乘，必須以奈奎斯特率速率執行。低通濾波器（或積分器）將混頻器的輸出累加，從而獲得壓縮采樣測量樣值。之后，ADC器件以亞奈奎斯特率采樣。

圖2　RD結構的模擬壓縮感知CS

然而，在RD結構中，感知矩陣的所有行采用同一隨機序列，難以保證最小的相關性。一個通常采用的實際壓縮感知硬件執行由并行的RD模塊組成，稱隨機調制預積分（random modulation pre-integrator，RMPI），如圖3所示。RMPI結構中，輸入信號能夠被不同的隨機序列相乘，并行的每一個RD模塊產生各自獨立的壓縮采樣測量，因而增加了不相關性。RMPI結構進一步減少對ADC器件的要求，但要求使用更多的以奈斯特率工作的累加器和混頻器。模擬CS方法中，設計的主要問題是并行的通道設計，通常通道數目等于期望的壓縮采樣測量數目，而隨著并行通道數目的增加，系統整體功耗持續增加。

在低功耗、低速率的應用領域，壓縮感知硬件執行面臨許多挑戰，硬件結構的選擇依賴于數據壓縮的低功耗能量效率，壓縮感知電路本身的能耗不應大于數據壓縮所節省的能耗。文獻［5］基于無線傳感器節點應用，深入分析了壓縮感知硬件結構的模擬方法執行和數字方法執行。模擬CS方法執行中采用了RMPI結構；數字CS方法中，硬件系統結構由放大器和ADC及隨后執行矩陣乘運算的累加器和門電路組成。通過基于硬件電路系統的功耗比較表明，對于要求高增益和中高分辨率的無線傳感器應用，數字壓縮感知方法比模擬壓縮感知方法更能量有效。由于文獻［5］并沒有考慮數據傳輸的能耗，但在諸如醫學監測的應用系統中數據傳輸能耗往往占主導，因而應當通過包括數據傳輸或存儲的全信號處理鏈系統來評估壓縮感知硬件結構的能量效率。

圖3　RMPI結構的壓縮感知CS

3　壓縮感知硬件結構能耗模型

在基于壓縮感知的數據壓縮中，為分析評估壓縮感知硬件結構的能耗，考慮傳感器節點信號捕獲的全信號鏈系統，建立不同結構的能耗模型框架進行分析比較。為便于分析，將系統分為捕獲前端（front-end，FE）和存儲或發射后端（back-end，BE），如圖4所示。

圖4　基于CS的傳感器節點信號捕獲系統

前端FE包括與信號的捕獲、調整和數字化以及隨機調制相關的所有電路，主要電路單元包括低噪聲放大器（low noise amplifiers，LNA）、混頻器（mixers，MI）和積分器（integrators，INT）、模數轉換器（analog-todigital converter，ADC）、數字信號處理電路（digital signal processing circuits，DSP）、存儲矩陣及任何中間或最終結果的數字存儲器（memory，MEM）。后端BE僅包括存儲或數據發射硬件，考慮2個BE選擇，即直接的無線數據發射W或非揮發性存儲器（non-volatile memory，NVM）暫時存儲。一個完整的信號捕獲系統可通過將不同的FE與BE組合獲得。分析中將奈奎斯特系統結構作為基于CS的FE選擇比較參考。圖4中（a）為奈奎斯特率信號捕獲、（b）為模擬CS編碼器、（c）為數字CS編碼器。首先分析系統單元功耗估計模型，然后將這些模型組合成不同的系統結構框架，以進行功耗的評估和比較。

模擬CS編碼的差分開關電容級電路圖如圖5所示。模擬編碼器由M個并行的隨機調制器通道構成，每個通道包括一個LNA、一個混頻器和采樣器的組合以及基于運算夸導放大器（operational transconductance amplifier，OTA）的積分器電路。測量矩陣元素采用系數±1，使乘法能夠通過簡單開關輸入信號的極性實現。混頻器和采樣器組合由開關S1m、S1mb、S2m、S2mb與開關S1、S2及電容組成。

圖5　模擬CS編碼器電路

經分析可獲得LNA、積分器和ADC的功耗估計分別為：

式中：NEF（noise efficiency factor）為LNA的噪聲效率因子；G為LNA電壓增益；A=Cf/Cs；VDD為電源電壓；FN為信號奈奎斯特頻率；FT為ADC熱品質因數（figure-of-merit，FOM）。

數字CS編碼的開關電容級電路如圖6所示。獲得壓縮采樣測量的數字信號處理DSP包括乘-累加操作（multiply-add-accumulate，MAC）。DSP部分的功耗估計為：

式中：Nop為運算數目；PDSP，st為電路空閑時DSP的靜態功耗；εop為每位MAC運算操作的能量。DSP可采用能量有效的CMOS技術數字集成電路執行。測量矩陣由±1元素構成，使得能夠采用簡單改變符號實現乘法運算。

圖6　數字CS編碼器電路

一個壓縮感知信號捕獲系統必須提供壓縮采樣測量和測量矩陣Φ的存儲。向一個特定存儲器件寫的位能量成本為εw，則CMOS技術的存儲器估計功耗為：

式中：假設εr≈εw；fr為BΦ位字長系統讀的速率；Pm，st為存儲器宏的待命功耗。

與特定應用相關，前端FE捕獲的數據可通過無線發射或存儲讀出，則后端BE的估計功耗為：

式中：ε｛w，tx｝為基于存儲或發射的位能量成本；f｛W，tx｝為寫操作或無線發射的速率。

應用上述各功能單元的能耗功估計模型，可構成不同結構捕獲系統的系統估計功耗模型框架。奈奎斯特結構（Nyquist architecture，NYQ）、模擬CS結構（analog CS architecture，ACS）和數字CS結構（digital CS architecture，DCS）的系統估計功耗可分別表示為：

應用獲得的不同結構的系統估計功耗框架，基于綜合的工藝電路設計參數，對不同結構系統的能量效率進行評估比較，可選擇最適合于應用的壓縮感知CS硬件結構。

壓縮感知硬件結構理論上可采用模擬CS和數字CS兩種方式，相關文獻做了許多有意義的工作。在低功耗、低速率應用中，通過壓縮感知技術進行數據壓縮所節省的能耗應不超過電路本身所消耗的能耗。通過上述構建系統功耗模型框架，可對不同壓縮感知硬件結構的能量效率進行評估和比較。文獻［6］在給定的工藝和電路綜合參數下，分析比較了不同壓縮感知結構的能耗，如圖7所示。在圖7右側，在后端BE功耗較大且占主導的情況下，模擬CS編碼器比數字CS編碼器可獲得更好的壓縮性能，從而具有更好的能量效率，但ADC前的模擬電路更復雜，也即產生更高的功耗。在圖7左側，后端BE功耗較小，在中高分辨率及前端FE能耗占主導的情況下，數字CS具有更明顯優勢，數據壓縮宜采用數字CS方法。

圖7　不同CS結構能耗評估

4　結束語

壓縮感知硬件結構從理論上可采用模擬采樣和數字壓縮采樣2種方法，本文通過構建基于2種不同方法的全信號鏈信號捕獲功耗估計框架模型，基于綜合的工藝和電路參數集合，對系統的能量效率進行評估比較，選取適合于特定應用的能量有效的壓縮感知硬件結構。全信號捕獲鏈可分為前端FE和后端BE兩部分，在后端功耗占主導情況下，模擬壓縮感知方法比數字壓縮感知方法具有更好的能量效率，但要求更高分辨率的量化器，會使ADC前的模擬電路產生更高的功耗；而在中高分辨率及前端能耗占主導情況，數字壓縮采樣方法具有更明顯優勢，更適合于信號的數據壓縮。壓縮感知硬件結構的能耗評估技術可應用于體域網中移動可穿戴低功耗傳感器節點數據壓縮系統的設計開發，以及其他相關的無線傳感器節點數據壓縮應用領域。

［1］焦李成，楊淑媛，劉芳，等.壓縮感知回顧與展望［J］.電子學報，2011，39（7）：1651-1662.

［2］DUARTE M F，ELDAR Y C.Structured compressed sensing：From theory to applications［J］.IEEE Transactions on Signal Processing，2011，59（9）：4053-4085.

［3］GISHKORI S，LEUS G.Compressive sampling based energy detection of ultra-wide band pulse position modulation［J］. IEEE Transactions on Signal Processing，2013，61（15）：3866-3879.

［4］CRAVEN D，MCGINLEY B，KILMARTIN L，et al.Com－pressed sensing for bioelectric signals：A review［J］.IEEE Journal of Biomedical and Health Informatics，2015，19（2）：529-540.

［5］CHEN F，CHANDRAKASAN A P，STOJANOVIC V M.Design and analysis of a hardware-efficient compressed sensing architecture for data compression in wireless sensors［J］. IEEE Journal of Solid State Circuits，2012，47（3）：744-756.

［6］BELLASI D E，BENINI L.Energy efficiency analysis of analog and digital compressive sensing in wireless sensors［J］. IEEE Transactions on Circuits and Systems-I：Regular Papers，2015，62（11）：2718-2729.

［7］DONOHO D L.Compressed sensing［J］.IEEE Transactions on Information Theory，2006，52（4）：1289-1306.

［8］ZHANG J，MITRA S，SUO Y，et al.A closed loop compressive sensing based neural recording system［J］.Journal of Neural Engineering，2015，12（3）：1741-2552.

Energy consumption evaluation of hardware architecture of compressed sensing

PEI Zhi-jun，WANG Ya-xin
（School of Electronic Engineering，Tianjin University of Technology and Education，Tianjin 300222，China）

In the applications of low power consumption and low speed，such as medical monitoring，sensor nodes have strict limits on energy consumption and transmission bandwidth.By constructing the energy consumption model framework of the sensor nodes of full signal acquisition chain system based on compressed sensing data compression，the energy efficiency of different compressed sensing hardware structure is analyzed and evaluated in this paper.In the case of data transmission energy consumption，the analog method has better energy efficiency than the digital compression method，but the hardware is more complex.In signal acquisition processing dominated applications，compared with analog compressed sensing method is compared，digital compressed sensing method based on energy efficient digital logic has higher system energy efficiency，which is suitable for data compression of sensor node application.

compressed sensing；hardware architecture；energy consumption evaluation；sensor node；low power consumption

TP332

A

2095－0926（2016）02－0015－04

2016-03-21

天津市自然科學基金資助項目（15JCYBJC52200）.

裴志軍（1967—），男，教授，研究方向為信息獲取與處理、專用集成電路設計.