基于Zynq的數(shù)據(jù)采集系統(tǒng)的研究與設(shè)計(jì)

趙 睿,馬 媛

（中煤科工集團(tuán)西安研究院有限公司，陜西西安，710077）

基于Zynq的數(shù)據(jù)采集系統(tǒng)的研究與設(shè)計(jì)

趙 睿,馬 媛

（中煤科工集團(tuán)西安研究院有限公司，陜西西安，710077）

本文基于Xilinx Zynq平臺(tái)采用AD7760模數(shù)轉(zhuǎn)換芯片搭建了一個(gè)高速數(shù)據(jù)采集系統(tǒng)，在數(shù)據(jù)采集、處理及存儲(chǔ)等方面都能很好的滿足設(shè)計(jì)需求，同時(shí)獲得較低的系統(tǒng)功耗。文中主要介紹了該采集系統(tǒng)的總體架構(gòu)及設(shè)計(jì)實(shí)現(xiàn)。

Xilinx；Zynq；嵌入式系統(tǒng)；數(shù)據(jù)采集

0 引言

在以往需要實(shí)時(shí)高速數(shù)據(jù)采集的嵌入式系統(tǒng)設(shè)計(jì)中，為了提高系統(tǒng)性能，通常采用的解決方案是多芯片集成，即“嵌入式處理器+FPGA”，嵌入式處理器在系統(tǒng)中作為主控處理器，F(xiàn)PGA作為硬件加速器件，將硬件計(jì)算結(jié)果即時(shí)傳遞給主處理器，但是這一方案的局限在于FPGA在完成高速采集計(jì)算的同時(shí)，和主處理器之間的數(shù)據(jù)傳輸速率將成為整個(gè)系統(tǒng)的瓶頸，同時(shí)多芯片方案本身也帶來系統(tǒng)功耗增加的問題，因此這種方案并不能很好的滿足我們的需求。

Xilinx Zynq7000系列芯片，成功的將主頻高達(dá)1GHz的ARM Cortex-A9 MPCore雙核處理器與28nm低功耗可編程邏輯緊密集成在一起，在ARM處理器和FPGA之間采用AXI4通信總線，這樣的布局可以在兩者之間形成很高的帶寬，獲得更大的數(shù)據(jù)吞吐能力，同時(shí)相較傳統(tǒng)的ARM/DSP+FPGA的外部通信方案而言，這一架構(gòu)也帶來更好的系統(tǒng)通信的可靠性，從而很好地解決了嵌入式系統(tǒng)中數(shù)據(jù)傳輸這一瓶頸。另外，在功耗方面，由于采用了28nm的制造工藝，整個(gè)芯片設(shè)計(jì)都達(dá)到了低功耗，與多芯片的系統(tǒng)方案相比，功耗和成本都大大降低。

1 基于Zynq的采集系統(tǒng)設(shè)計(jì)1.1 系統(tǒng)核心板簡(jiǎn)介

MYC-C7Z020核心板是一款以Xilinx Zynq-7020芯片作為主處理器的嵌入式開發(fā)板。該核心板的主要資源包括：

ARM A9雙核處理器，最高主頻866MHz。

圖1 采集系統(tǒng)架構(gòu)框圖

可編程邏輯資源包含：8.5萬邏輯單元，約130萬ASIC邏輯門，片內(nèi)RAM 560KB ，LUTS和觸發(fā)器數(shù)量分別為53,200和106,400。

開發(fā)板硬件資源主要包括：1GB DDR3 SDRAM（兩片512MB組成），32bit 數(shù)據(jù)總線，32MB SPI Flash和4GB eMMC。

主要接口資源有：

◆1 路 10/100/1GMbps 以太網(wǎng)接口；

◆1路USB 2.0 高速接口；

◆2路串口，2路I2C接口，2路CAN總線。

1.2 系統(tǒng)架構(gòu)設(shè)計(jì)

本系統(tǒng)采用MYC-C7Z020核心板與重新設(shè)計(jì)的系統(tǒng)底板相結(jié)合的方式構(gòu)成，包含AD7760模數(shù)轉(zhuǎn)換模塊，Zynq控制處理模塊，DDR3數(shù)據(jù)存儲(chǔ)模塊，顯示模塊以及其他外設(shè)接口模塊。采集系統(tǒng)整體架構(gòu)框圖如圖1所示。

模擬信號(hào)經(jīng)過AD7760模數(shù)轉(zhuǎn)換器完成數(shù)模信號(hào)轉(zhuǎn)換以后，在Zynq內(nèi)部可編程邏輯PL部分的控制下將數(shù)據(jù)存入DDR3高速存儲(chǔ)器中，Zynq中雙核ARM Cortex-A9處理器通過DDR3存儲(chǔ)器完成配置命令下發(fā)以及從存儲(chǔ)器中讀取采集數(shù)據(jù)，并完成串口、USB接口等外設(shè)接口的通信與控制。

1.3 AD采集單元設(shè)計(jì)

高速AD采樣部分選用Analog Devices公司的AD7760芯片，該芯片主要特點(diǎn)包括：

◆78kHz 數(shù)據(jù)輸出速率時(shí)，動(dòng)態(tài)范圍為120 dB；

◆2.5MHz數(shù)據(jù)輸出速率時(shí)，動(dòng)態(tài)范圍為100 dB；

◆78KHz數(shù)據(jù)輸出速率時(shí)，信噪比為112 dB；

◆2.5MHz數(shù)據(jù)輸出速率時(shí)，信噪比為100 dB；

◆完全濾波最大輸出速率：2.5MHz；

◆可編程過采樣率（8X～256X）；

◆全差分調(diào)制器輸入；

◆片內(nèi)差分放大器，用于信號(hào)緩沖；

◆調(diào)制器輸出模式；

◆超量程報(bào)警位；

◆數(shù)字補(bǔ)償和增益校正寄存器；

◆濾波器旁路模式；

◆低功耗和省電模式；

◆通過同步引腳同步多個(gè)器件。

AD7760是一款高性能ADC，必須采用適當(dāng)?shù)娜ヱ詈筒季旨夹g(shù)。每個(gè)電源引腳必須通過磁珠連接到適當(dāng)?shù)碾娫矗⒂靡粋€(gè)100 nF電解質(zhì)電容去耦至正確的接地引腳，還應(yīng)仔細(xì)考慮接地層的使用。為確保經(jīng)過去耦電容的回路電流流向正確的接地引腳，電容接地端應(yīng)盡可能靠近與該電源相關(guān)的接地引腳。

AD7760引腳TQFP封裝采用裸露焊盤。焊盤在封裝與PCB之間提供了一條熱量流動(dòng)通道，降低了封裝的熱阻，進(jìn)而提高了AD7760封裝的散熱效率。為了創(chuàng)造條件以支持AD7760發(fā)揮最高性能，必須將裸露焊盤連到PCB的AGND層。裸露焊盤不應(yīng)直接連接到AD7760上的任何接地引腳，只應(yīng)連接到模擬接地層。最佳做法是利用多個(gè)過孔將裸露焊盤連接到PCB的AGND層。

1.4 存儲(chǔ)單元設(shè)計(jì)

MYC-C7Z020開 發(fā) 板 使 用 兩 片 Micron 公 司 的 MT41K256M16HA-125 DDR3 內(nèi)存顆粒，形成了 256M×32 位存儲(chǔ)接口，共計(jì) 1 GB 隨機(jī)存取內(nèi)存。 DDR3 存儲(chǔ)器連接到Zynq的PS DDR 控制器的物理端口上，支持的最高速度達(dá) 1066MT/s。

通過Zynq中PL部分設(shè)計(jì)AD采樣數(shù)據(jù)緩存機(jī)制，經(jīng)過AD7760模數(shù)轉(zhuǎn)換得到的采樣數(shù)據(jù)首先經(jīng)過Zynq內(nèi)部PL的片上緩存，再寫入DDR 存儲(chǔ)器。另外，DDR3存儲(chǔ)器中其他剩余空間可以存儲(chǔ)系統(tǒng)運(yùn)行程序，完成系統(tǒng)的命令配置以及與底層硬件的數(shù)據(jù)交互。

另外，核心板上的SPI Flash用于存儲(chǔ)bootloader和Linux系統(tǒng)內(nèi)核以及PL部分的配置比特流。eMMC用于存儲(chǔ)Linux系統(tǒng)的文件系統(tǒng)。

1.5 系統(tǒng)平臺(tái)搭建

本文設(shè)計(jì)了一個(gè)底板硬件電路與MYC-C7Z020核心板組成采集系統(tǒng)，底板主要包括AD7760模數(shù)轉(zhuǎn)換電路、顯示驅(qū)動(dòng)電路、USB擴(kuò)展電路、Uart串口電路以及用于程序下載的JTAG接口電路。

通過Xilinx Vivado工具搭建系統(tǒng)，Zynq中PS與PL之間使用AXI總線進(jìn)行通信。PL部分主要是AD7760的控制邏輯和其他的輔助控制邏輯。PS部分上運(yùn)行有Ubuntu Linux操作系統(tǒng)。在Ubuntu操作系統(tǒng)之上運(yùn)行有數(shù)據(jù)采集控制界面的軟件。系統(tǒng)板卡在上電后先從SPI Flash中裝載bootloader，然后bootloader讀取SPI Flash里的FPGA配置比特流下載到PL，最后將Linux系統(tǒng)內(nèi)核拷貝至內(nèi)存當(dāng)中并啟動(dòng)內(nèi)核。Linux系統(tǒng)在啟動(dòng)之后從文件系統(tǒng)運(yùn)行數(shù)據(jù)采集控制軟件的界面。

1.6 數(shù)據(jù)處理

ZYNQ的PL部分控制AD7760數(shù)據(jù)采集，并對(duì)數(shù)據(jù)進(jìn)行緩存和高速運(yùn)算處理，這部分高速運(yùn)算處理是無法單獨(dú)通過ARM來實(shí)現(xiàn)的。PL處理后的數(shù)據(jù)通過高速AXI總線寫入DDR3高速緩存中。ZYNQ的PS部分運(yùn)行Ubuntu Linux操作系統(tǒng)，整個(gè)DDR3作為L(zhǎng)inux系統(tǒng)的內(nèi)存，操作系統(tǒng)上運(yùn)行有控制軟件界面，可以直接從DDR3內(nèi)存中讀取經(jīng)過PL處理過的數(shù)據(jù)。然后，將數(shù)據(jù)顯示繪制在界面中。控制軟件界面的采樣配置信息通過Linux系統(tǒng)驅(qū)動(dòng)AXI總線寫入PL部分。軟件界面通過USB接口的鼠標(biāo)和鍵盤進(jìn)行操作。

2 結(jié)論

本文基于Zynq平臺(tái)完成了高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)，為要求高速實(shí)時(shí)數(shù)據(jù)采集處理的嵌入式系統(tǒng)設(shè)計(jì)提供了一種新的思路，Zynq本身高集成的體系結(jié)構(gòu)突破了底層硬件與操作系統(tǒng)之前通信速率的瓶頸，在帶來高性能的同時(shí)仍然可以獲得較低功耗。因此這一平臺(tái)在圖像處理、工業(yè)控制以及人工智能等領(lǐng)域可以具有很好的應(yīng)用前景。

[1]陳德運(yùn),高明,李偉,王莉莉,王飛虎. 新型ECT數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]. 電機(jī)與控制學(xué)報(bào),2013,05:87-92.

[2]梁佩. 實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)方案設(shè)計(jì)與實(shí)現(xiàn)[D].西南交通大學(xué),2015.

[3]王建輝. 基于無線網(wǎng)絡(luò)的焊機(jī)通用數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[D].山東大學(xué),2015.

Research and Design of Data Acquisition System Based on Zynq

Zhao Rui,Ma Yuan
（Xi’an Research Institute of Coal Science and Industry Group Co.Ltd,Shaanxi Xi’an,710077）

This paper build a high-speed data acquisition system using AD7760 chip based on Xilinx Zynq platform,which can not only meet the design requirements well in data sampling,processing and storage,but also get low power consumption.This article mainly introduces the overall structure,design and implemention of the acquisition system.

Xilinx;Zynq;Embedded System;Data Acquisition