CMOS運(yùn)算放大器的設(shè)計(jì)與Cadence仿真

錢 香,顧 群

（無錫科技職業(yè)學(xué)院電子技術(shù)學(xué)院，江蘇無錫,214028）

CMOS運(yùn)算放大器的設(shè)計(jì)與Cadence仿真

錢 香,顧 群

（無錫科技職業(yè)學(xué)院電子技術(shù)學(xué)院，江蘇無錫,214028）

本文根據(jù)運(yùn)算放大器的設(shè)計(jì)要求（開環(huán)電壓增益、相位裕度），分析了CMOS 運(yùn)算放大器的性能參數(shù)，設(shè)計(jì)出器件的幾何尺寸，最后通過Cadence仿真得到性能指標(biāo)的仿真結(jié)果。

運(yùn)算放大器；開環(huán)電壓增益；相位裕度；CMOS

0 引言

運(yùn)算放大器簡(jiǎn)稱運(yùn)放，是模擬集成電路中的基本單元，一般是閉環(huán)的，即內(nèi)外部都要加入反饋網(wǎng)絡(luò)，并且要考慮頻率補(bǔ)償和閉環(huán)穩(wěn)定性等因素。同時(shí)，運(yùn)放是放大連續(xù)變化的模擬量，要求電壓增益越高越好。所以對(duì)CMOS運(yùn)算放大器的設(shè)計(jì)主要從開環(huán)增益、輸出擺幅、共模抑制比、頻率特性、失調(diào)電壓和功耗等方面考慮。

本文中要求設(shè)計(jì)的運(yùn)算放大器性能指標(biāo)為：（1）開環(huán)電壓增益為70dB ；（2）相位裕度至少為60度；（3）工作電壓范圍為2.7V～5.5V。

1 電路分析與設(shè)計(jì)

運(yùn)放主要由兩級(jí)放大器組成，第一級(jí)是差分放大器，主要是提高輸入電阻和共模抑制比；第二級(jí)的放大器主要是提高驅(qū)動(dòng)能力。本文設(shè)計(jì)的放大器如圖1，電路中的M1管和M2管為PMOS管差分輸入對(duì)管，M3管和M4管為有源負(fù)載管，M8管和M9管組成恒流源偏置電壓電路，給差分放大器和第二級(jí)共源放大器提供工作電流，M6管和M7管組成第二級(jí)共源放大器，M7管為有源負(fù)載，M8管、M9管、M10管、M11管和R構(gòu)成偏置電路，給M5和M7提供偏置。

圖1 放大器電路

首先，對(duì)圖中的偏置電路進(jìn)行簡(jiǎn)單的分析，如圖2。M10管和M11管組成第一組鏡像恒流源，它們的VGS均相同，W/L也相同；M8管和M9管組成第二組鏡像恒流源，并與第一組恒流源構(gòu)成反饋式閉合環(huán)路。對(duì)于第二組，它們的柵極連在一起，有下列的關(guān)系：

所以，設(shè)計(jì)時(shí)要求M8管的W/L比M9管的大。

圖2 偏置電路

對(duì)電源電壓進(jìn)行直流掃描，掃描范圍為2.7V～5.5V，掃描結(jié)果如圖3。當(dāng)電源電壓從2.7V～5.5V變化時(shí)，M10管的電流從4.30099uA～4.6028uA變化，M11管的電流從4.30883uA～4.67989uA變化。在某個(gè)特定電壓下，M10、M11管的電流相差比較小，電流鏡的匹配性比較好；電源電壓變化時(shí)，M10、M11管的電流變化也比較小，可以給電路提供穩(wěn)定的電流偏置。

下面進(jìn)行某些參數(shù)的理論計(jì)算（以電源電壓VDD為5.5V為例計(jì)算，這里不進(jìn)行公式推導(dǎo)）。圖中M1、M2的參數(shù)相同，M3、M4的參數(shù)相同，所以計(jì)算時(shí)只需計(jì)算M1、M3的參數(shù)，電路中的器件參數(shù)和用Cadence仿真電路得到的電流值如表1。

圖3 偏置電路的仿真

表1 計(jì)算中的各參數(shù)值

計(jì)算中要用到下面的公式，將其簡(jiǎn)化如下：

（1）開環(huán)電壓增益

第一級(jí)增益表達(dá)為：

第二級(jí)增益表達(dá)為：

開環(huán)電壓增益表達(dá)為：

運(yùn)用式（2）和式（3），計(jì)算開環(huán)電壓增益表達(dá)式中的各個(gè)參數(shù)，計(jì)算結(jié)果如表2所示。

表2 參數(shù)計(jì)算

開環(huán)電壓增益

（2）單位增益帶寬

（3）功耗

2 電路仿真

分別仿真VDD為2.7V和5.5V時(shí)運(yùn)算放大器的幅頻、相頻特性，如圖4。

圖4 運(yùn)算放大器的幅頻、相頻特性

從圖上得到，VDD為2.7V時(shí)，開環(huán)電壓增益為85.3292dB，相位裕度為71.4435度，單位增益帶寬為408.929kHz；VDD為5.5V時(shí)，開環(huán)電壓增益為92.4468dB，相位裕度為72.1637度，單位增益帶寬為455.629kHz。

3 總結(jié)

本文詳細(xì)設(shè)計(jì)了運(yùn)算放大器電路并進(jìn)行了仿真，得到在電源電壓為2.7V～5.5V范圍內(nèi)，運(yùn)算放大器的性能比較穩(wěn)定，并且達(dá)到設(shè)計(jì)要求，開環(huán)電壓增益85dB以上，相位裕度達(dá)到70度以上。

[1]方蓉，程?hào)|方，馮旭.手機(jī)背光驅(qū)動(dòng)電荷泵電路的設(shè)計(jì)[J]. 微計(jì)算機(jī)信息（測(cè)控自動(dòng)化），2005年第21卷第3期，P125-126

[2]曹香凝，汪東旭，嚴(yán)利民.DC-DC電荷泵的研究與設(shè)計(jì)[J]. 電源世界，2004年第11期，P22-24

[3]李桂宏，謝世鍵編著.集成電路設(shè)計(jì)寶典[M].北京：電子工業(yè)出版社，2006.4，P179-204

[4]（美）維斯特（Weste,H.E.），（美）哈里斯（Harris,D.）著，汪東等譯.CMOS超大規(guī)模集成電路設(shè)計(jì)[M].北京：中國電力出版社，2005.10

[5]（美）艾倫（Allen,P.E.）等著，馮軍等.CMOS模擬集成電路設(shè)計(jì)[M].北京：電子工業(yè)出版社，2005.3

[6]錢香，朱芙菁.可變?cè)鲆骐姾杀玫姆治雠c設(shè)計(jì).電子器件[J]，2012年2月第35卷第1期，P83-89

[7]何紅松.CMOS兩級(jí)運(yùn)算放大器設(shè)計(jì)與HSPICE仿真.湖南科技學(xué)院學(xué)報(bào)[J]，2007年12月第28卷第12期，P28-30

The Design and Cadence Simulation of CMOS Operational Amplifier

Qian Xiang ，Gu Qun
（School of electronics and technology, Wuxi Professional College of Science and Technology，Wuxi Jisngsu，214028）

According to the design requirements of the operational amplifier （open loop voltage gain and phase margin）, analyzes the performance parameters of CMOS operational amplifier design, geometric dimensions of the device, the simulation results obtained by Cadence simulation performance.

Operational amplifier; open loop voltage gain; phase margin; CMOS