某型發(fā)動(dòng)機(jī)轉(zhuǎn)速采集方案設(shè)計(jì)

趙振宇　 馮浩

摘要：介紹一種基于FPGA的某型發(fā)動(dòng)機(jī)轉(zhuǎn)速信號采集方案。設(shè)計(jì)以FPGA為系統(tǒng)的運(yùn)算及控制核心，配備相應(yīng)的調(diào)理電路，完成將不規(guī)則的轉(zhuǎn)速傳感器信號調(diào)制成同頻率、且滿足檢測要求的信號，然后通過對FPGA進(jìn)行編碼，實(shí)現(xiàn)轉(zhuǎn)速信號的精準(zhǔn)測量。系統(tǒng)測試結(jié)果表明本文所設(shè)計(jì)的系統(tǒng)具有設(shè)計(jì)簡單、功耗低、穩(wěn)定性好，可重復(fù)開發(fā)等特點(diǎn)。

關(guān)鍵詞：發(fā)動(dòng)機(jī)控制；FPGA；轉(zhuǎn)速采集

中圖分類號：V233.7 文獻(xiàn)標(biāo)識(shí)碼：A

發(fā)動(dòng)機(jī)的控制系統(tǒng)中，轉(zhuǎn)速信號作為控制系統(tǒng)的重要參數(shù)，決定了發(fā)動(dòng)機(jī)點(diǎn)火的時(shí)機(jī)以及噴油量調(diào)節(jié)，其精度直接影響到整個(gè)發(fā)動(dòng)機(jī)的運(yùn)行性能[1]。因此對發(fā)動(dòng)機(jī)轉(zhuǎn)速信號的采集方案設(shè)計(jì)工作十分關(guān)鍵，在本文中針對這一關(guān)鍵信號提出了一種基于FPGA的轉(zhuǎn)速信號采集方案。

（1）方案設(shè)計(jì)。

在本文中使用等精度測頻法，分別對輸入信號及時(shí)基信號進(jìn)行捕獲計(jì)數(shù)，以達(dá)到精確計(jì)數(shù)的目的。

本文中設(shè)計(jì)的發(fā)動(dòng)機(jī)轉(zhuǎn)速采集方案，以FPGA和相應(yīng)的調(diào)理電路相配合，通過調(diào)理電路將不規(guī)則的轉(zhuǎn)速傳感器信號調(diào)制成同頻率、且滿足FPGA檢測要求的信號，然后通過對FPGA進(jìn)行編碼，實(shí)現(xiàn)轉(zhuǎn)速信號的精準(zhǔn)測量。

FPGA代碼設(shè)計(jì)的原理框圖

（2）采集電路設(shè)計(jì)。

采集電路包括：EMI防護(hù)、帶通濾波、鉗位、差分放大、滯回比較電路和開路檢測等幾個(gè)部分，詳見下述：

EMI防護(hù)；轉(zhuǎn)速傳感器調(diào)理電路需設(shè)計(jì)無源EMI濾波器。為簡化設(shè)計(jì)，本電路使用的EMI濾波器為由電感和電容組成的L型EMI濾波器。

帶通濾波；本電路需設(shè)計(jì)一個(gè)帶隔直電容的帶通濾波器，即利用電阻和隔直電容設(shè)計(jì)一個(gè)截止頻率為高通濾波器，再由電阻和電容設(shè)計(jì)一個(gè)截止頻率為低通濾波器。將高通濾波器和低通濾波器串聯(lián)可得到一個(gè)帶通濾波器，其作用是只允許頻帶在內(nèi)的信號通過。

鉗位；為了穩(wěn)定信號的電壓，需要對電壓進(jìn)行鉗制，具體的做法是加入2 個(gè)反向并聯(lián)的二極管，可以保證電壓放大的一致性。

電壓調(diào)節(jié)；由運(yùn)算放大器組成的差分比例放大電路，將電壓調(diào)節(jié)至合理的范圍，提升電路的抗干擾能力。

施密特觸發(fā)電路；差分放大器出來的信號送入施密特觸發(fā)電路，以濾除擾動(dòng)。

調(diào)理電路調(diào)理完成后的輸出波形最終應(yīng)為高電平幅值為3.3V的矩形波信號，且硬件電路本身能夠?yàn)V出掉明顯的一些擾動(dòng)毛刺，避免后級FPGA電路計(jì)數(shù)過程中進(jìn)行錯(cuò)誤計(jì)數(shù)。

（3）FPGA代碼設(shè)計(jì)。

在本文中，對采集電路輸出的調(diào)理結(jié)果，首先進(jìn)行濾波處理，濾除掉頻率周期小于10ns的信號（可依據(jù)實(shí)際的轉(zhuǎn)速確定濾波截止范圍），然后分別采用兩個(gè)計(jì)數(shù)器去對輸入的上升沿個(gè)數(shù)以及轉(zhuǎn)過的齒數(shù)進(jìn)行判斷，當(dāng)齒數(shù)計(jì)數(shù)器計(jì)數(shù)值為0時(shí)，從而得到旋轉(zhuǎn)一圈的計(jì)數(shù)值[2]。

（4）測試結(jié)果。

針對文中的轉(zhuǎn)速采集方案，使用信號發(fā)生器產(chǎn)生定頻的正弦波進(jìn)行測試，得到如下表所示數(shù)據(jù)。

使用示波器觀察采集電路的輸出值，針對正弦波、三角波等類型輸入波形，該采集電路均能得到適合FPGA接口電壓的方波信號，以便于FPGA計(jì)數(shù)單元進(jìn)行計(jì)數(shù)。

從上述數(shù)據(jù)也可以看到，F(xiàn)PGA計(jì)數(shù)單元的計(jì)數(shù)精度為1%，滿足設(shè)計(jì)需求。

（5）結(jié)論。

在本中詳細(xì)描述了某型發(fā)動(dòng)機(jī)轉(zhuǎn)速傳感器采集方案的設(shè)計(jì)思路，并進(jìn)行了實(shí)際的測試，證明該方案滿足設(shè)計(jì)需求。

參考文獻(xiàn)：

[1]潘紅杰，李建璽，張幽彤.汽車發(fā)動(dòng)機(jī)轉(zhuǎn)速信號模擬器設(shè)計(jì)[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2010，11：78-81.

[2]白勇，李玉忍，李瑞琴.基于FPGA的飛機(jī)輪速測量系統(tǒng)設(shè)計(jì)[J].微處理機(jī)，2011，6（3）：16-19.