印制電路板的設(shè)計及電磁兼容問題

李文龍 孫偉峰

摘 要：隨著電子技術(shù)的普及和集成電路技術(shù)的發(fā)展，在印制電路板中，電子設(shè)備之間的電磁干擾問題成為影響印制電路板高效工作的重要問題。因此在設(shè)計印制電路板時，要充分考慮到電磁干擾問題。本文就電磁兼容在印制電路板中的重要性及實施辦法展開討論，介紹在設(shè)計印制電路板時應該注意的電磁兼容問題。

關(guān)鍵詞： 印制電路板；電磁干擾；電磁兼容

印制電路板是電子元器件電氣連接的提供者，也是電子設(shè)備中最重要的組成部分。任何電子產(chǎn)品，從日常生活中的電子表、收音機、手機到軍事中航母、火箭等形形色色的產(chǎn)品都離不開印制電路板。早期的電路都是通過一根根的導線進行連接的，每設(shè)計一個電子產(chǎn)品，就需要耗費很多導線，使得電路器件體積龐大而且線路復雜。隨著電子技術(shù)的不斷發(fā)展，印制電路板的出現(xiàn)使得一些線路可以集成在一個板子上，這樣可以節(jié)省大量的空間和資源。

電磁兼容是一門新興的綜合性學科，是隨著無線電廣播、通信技術(shù)的發(fā)展而逐步成長起來的。實際上，隨著電子技術(shù)的普及和集成電路技術(shù)的發(fā)展，各種電磁干擾問題紛紛出現(xiàn)，由于電磁干擾造成的經(jīng)濟損失也在增加。因此，電磁兼容越來越重要，它已經(jīng)不僅僅局限于無線通信，還與電子電路，電網(wǎng)設(shè)備息息相關(guān)。

1 原理圖的設(shè)計

在設(shè)計一個電路板時，首先要進行的是原理圖的設(shè)計。為了實現(xiàn)某一個功能，將一些器件通過一定的邏輯關(guān)系來連接起來。設(shè)計原理圖一般使用Altium Designer軟件進行操作，所用器件均可以原理圖庫中進行篩選，若原理圖庫中沒有所要選擇的器件，可以自行繪制。繪制好原理圖之后需要進行自動檢測，檢查繪制過程中是否有明顯的錯誤。在原理圖繪制完成后，可以進行印制電路板的設(shè)計。Altium Designer可以由原理圖生成PCB圖，也可以自動布線，但自動布線的結(jié)果總是差強人意，需要人手工進行布局和布線。而在設(shè)計印制電路板時，電磁兼容問題成為一個考慮的重要技術(shù)要求。合理的布置印制電路板中元器件和線路的布局，能夠有效的減少電磁干擾問題。

2 PCB中的電磁干擾

PCB干擾主要分為兩種。一種來自PCB內(nèi)部，它主要是因為受鄰近電路之間的寄生耦合及內(nèi)部組件的場耦合的影響，信號沿著傳輸路徑有串擾。例如PCB上的電容器，特別是那些在高頻場合下使用的電容器。我們可以把它看作一個LCR電路，因為電容實際在電路中工作時，一般都會產(chǎn)生等效電感和阻抗，電容都有自諧振頻率，在自諧振頻率下，電容器呈現(xiàn)容性。在高于自諧振頻率時，電容呈現(xiàn)感性，阻抗隨著頻率的增高而增大。其中諧振頻率為：

ω=1/LC（1）

所以在選擇電容時，應該選擇其等效電感和電阻比較小的。

串擾的問題也是應該引起重視的，串擾就是能量從一根線耦合到另一根線上。由法拉第電磁感應現(xiàn)象可知，當一根導線通過電流時，在導線的周圍便會產(chǎn)生磁場。不同導線的磁場相互作用就會產(chǎn)生串擾。互感是產(chǎn)生串擾的機制之一，它的大小和導線中的電流成正比關(guān)系。由互感產(chǎn)生的噪聲公式為：

V=Ldl[]dt（2）

互容是產(chǎn)生串擾的另外一個機制，它就是兩個電極通過電場耦合而產(chǎn)生的。互容C會對導線產(chǎn)生一個感應電流：

I=CdV[]dt（3）

另一種電磁干擾來自PCB的外部，它又分為輻射干擾和敏感元兩種問題。輻射主要來于時鐘和其他周期信號的諧波源，還有一些電子設(shè)備或者儀器中由于有電壓和電源的跳變，產(chǎn)生二次諧波。解決的方法是將周期信號限制在一個盡量小的區(qū)域內(nèi)并阻隔與外界寄生耦合的途徑，必要的時候可以采用濾波器進行濾波；外部敏感主要是無線頻率干擾和靜電放電等，解決這一問題可以使用屏蔽、良好接地及濾波的方法。

3 設(shè)計印制電路板時的抗干擾方法

1）PCB板材料的選擇。

印制電路板有單面、雙面和多層板之分。最常用環(huán)氧樹脂玻璃布作為基板，這種材料具有以下幾個優(yōu)點：膨脹性好，有利于減小環(huán)路面積，減小差模干擾，吸水性低，耐熱，抗化學腐蝕，抗沖擊性能好。

2）PCB的布線。

布線時要遵循通量最小原理，通量最小原理是指傳輸線和返回路徑產(chǎn)生的磁力線相互抵消，實現(xiàn)電通量對消。單面板無地平面，其走線要點是減小電源回路與信號回路的回路面積。使用接地保護走線。拉出地線緊貼電源線或信號線一起走線，減小環(huán)路面積。高速信號走線時應為直線或鈍角，不應該出現(xiàn)銳角和直角。

3）PCB的布局。

一般情況下，PCB設(shè)計軟件都有自動布局的功能，但是這個功能并不能滿足實際工作的需要，因此需要設(shè)計者熟悉布局的規(guī)則。布局時應該將數(shù)字電路部分和模擬電路部分分開，中間留有一部分空間隔開。布局時應根據(jù)速率高、中、低速、I/O電路分區(qū)，以減少高速電路對其它部分的干擾。如圖所示。

4 結(jié)語

印制電路板的設(shè)計是一個復雜的過程，設(shè)計時需要考慮的因素很多，稍不注意就會對電路板的性能產(chǎn)生很大的影響。而在設(shè)計過程中，如果沒有充分考慮到電磁兼容問題，那么設(shè)計出來的電路板很可能無法正常投入使用。所以在設(shè)計時應該充分的考慮到走線、布局、接地、屏蔽等問題，防止信號之間發(fā)生串擾。

參考文獻：

[1]顧海洲，馬雙武. PCB電磁兼容技術(shù)—設(shè)計實踐.清華大學出版社，2004年6月.

[2]梁振光.電磁兼容原理、技術(shù)及應用.機械工業(yè)出版社，2007年.

[3]俞海珍，馮浩.電磁兼容技術(shù)及其在PCB設(shè)計中的應用[J].計算機工程與科學，2014年第26卷第4期：8082.

[4]梁玉杰.工業(yè)環(huán)境中電源電磁兼容設(shè)計研究.上海交通大學碩士學位論文，2008年6月.

[5]朱凌.PCB的設(shè)計流程[J].科技風，2012年第1期：113.

[6]彭亮，黃崢嶸，黃明暉，杜迎.印制電路板電磁兼容設(shè)計淺析[J].電子與封裝，2013第13卷第6期.

作者簡介：李文龍（1995），男，本科，研究方向：測控技術(shù)與儀器；孫偉峰（1995）， 男，本科，研究方向：測控技術(shù)與儀器。