應用于X-ray安檢系統的高性能Sigma-Delta調制器的設計

賈世杰，劉 宏，汪明亮，田 彤

（1.中科院上海微系統與信息技術研究所 上海200000；2.上海科技大學 上海200000）

應用于X-ray安檢系統的高性能Sigma-Delta調制器的設計

賈世杰1，2，劉 宏1，汪明亮1，田 彤1

（1.中科院上海微系統與信息技術研究所 上海200000；2.上海科技大學 上海200000）

為了能處理X-ray安檢系統中微弱的探測信號，需要設計一款精度高達14 bit的調制器。文中采取了三階Sigma-Delta調制器結構，該調制器采用過采樣和噪聲整形技術來實現高精度，在信號帶寬20 kHz，過采樣率256，時鐘10.24 MHz的情況下，Matlab Simulink建模仿真結果表明，該調制器SNR可以達到104.6 dB，精度可達17 bit。通過對調制器非理想性分析，采用TSMC0.25μm工藝實現整個調制器的管級電路，并通過Cadence Spectre后仿真，仿真結果SNR可達到98 dB，即精度為16 bit，滿足X-ray安檢系統14 bit的精度要求。

X-ray；高精度；Sigma-Delta；Matlab；Simulink

X-ray裝置已被證實具有揭示物質分子或原子特性的能力，能夠很好地對違禁品進行檢測。與其他技術的安檢設備相比，基于X-ray的安檢設備，性能優越，成本低，輻射劑量小，同時又滿足各檢查站旅客流量的需要。因此，基于X-ray射線的安檢設備在全世界得到了最廣泛的應用[1]。數據采集模塊[2]作為X-ray安檢系統中最為重要的模塊，它一般由線陣探測器、積分器、ADC、FPGA邏輯處理以及工控機幾個模塊組成，其基本原理是線陣探測器將X射線轉換成電信號，通過積分器積分放大后，將信號傳輸至ADC進行模數轉換，最后由FPGA主芯片和工控機進行圖像處理和顯示，其中ADC的性能決定了整個數據采集模塊的性能。

由于探測器的輸出電流信號，非常微弱，僅有10 pA～10 nA，為了保證采樣精度，則數據采集模塊中的ADC也要有很高的分辨率。傳統的ADC[3]由于器件匹配和電路的非理想性，分辨率被限制在10～12 bit之間；而Sigma-delta ADC對器件的不匹配效應不敏感，更適合高精度的實現。Sigma-delta調制器作為Sigma-delta ADC的核心部分，它采用過采樣技術和噪聲整形技術來實現高精度。因此這里設計一款滿足性能要求的Sigma-delta調制器，主要從系統建模，參數選定，穩定性分析等方面來實現調制器整體電路的設計與仿真。

1 調制器行為級系統設計

1.1 結構選擇

目前Sigma-delta調制器結構有多種多樣，根據整個數據采集系統對ADC14 bit的指標要求，調制器結構選擇主要有級聯和高階單環一位這兩種選擇。級聯結構需要添加補償電路來實現高精度，從而使電路更加復雜，而且該結構對器件的失配性比較敏感，而高階單環一位結構，它能夠以相對簡單的電路以及適中的采樣率獲得較高的精度和線性度，而且通過這些年的研究，系統的穩定性上也有了一些經驗依據可用，因此綜合考慮整個X-ray數據采集系統電路復雜度、功耗以及芯片面積等因素，本文設計的調制器結構采用三階單環一位結構[4]，具體結構框圖如圖1所示。

圖1 調制器結構

1.2 穩定性分析

該調制器結構是多個積分器和一個一位量化器級聯，其間使用輸入前饋，以及輸出反饋。輸入信號首先通過過采樣技術進行頻帶拓寬，然后經過量化器量化后的信號反饋到各個積分器的輸入端進行噪聲整形，從而降低了在信號帶寬內的量化噪聲，提高了信噪比。結構中的輸入前饋系數和輸出反饋系數對防積分器的過載、噪聲整形以及系統穩定性有著重大的影響。

三階（含）以上Sigma-delta調制器是條件穩定的，根據李氏標準[5]。可知，一位高階Sigma-delta調制器穩定的條件是maxω|H（ejω）|<1.5，其中NTF=H（z）。利用DSToolbox[6]中的synthesizeNTF函數可以求出三階結構且OSR為256的NTF，其帶外最大增益如圖2所示為3.49 dB，即maxω|H（ejω）|=1.49<1.5，滿足系統穩定性條件。根據確定的NTF來計算和仿真，可以得出前饋系數a1，a2，a3分別是0.14、0.2、0.5，反饋系數b1，b2，b3分別是0.14、0.15、0.5。

圖2 噪聲傳遞函數的幅頻特性曲線

1.3 模型設計和行為仿真結果

本設計的非理想模型[7]如圖3所示。考慮了時鐘抖動（Jittered sine模型）、開關電容熱噪聲（KT/C noise模型）、積分器運放的噪聲（op noise模型）和非理想積分器（Real intergator）[8-11]。由于第二級和第三級積分器的非理想因素和輸入噪聲被第一級積分器壓縮，對調制器影響較小，所以后面兩級積分器模型用理想積分器模型代替。在輸入信號帶寬為20 kHz，過采樣率為256，采用頻率為10.24 MHz的條件下，改變模型中各非理想因素的大小，重復進行大量仿真，確定各參數對調制器性能影響程度，得到調制器最大SNR和各模塊所需要指標。通過調制器行為級別仿真可得SNR為104.6 dB，精度為17 bit。表1為積分器運放模塊的參數指標。

圖3 調制器行為仿真非理想模型

表 1積分器運放模塊的參數指標

2 管級電路設計和仿真結果

本調制器結構是選取開關電容電路來實現的。圖4給出了實現該調制器的電路結構，整個調制器由3個開關電容積分器、一個一位量化器、兩相不交疊時鐘電路和帶隙基準電路構成的，下文將對積分器和量化器這兩個主要模塊的設計進行詳細介紹。

圖4 調制器電路結構

2.1 積分器結構設計

在X-ray數據采集模塊電路中，探測到的微弱信號先經過積分器積分放大后單端輸出到ADC，由于ADC為差分輸入，則ADC的第一個積分器采取了如圖5所示的單端轉差分的結構。

圖5 積分器結構

積分器上支路在開關2閉合時電容C1對Vin采樣，然后在開關1閉合時，在C2電容上對Vin和Vcm的差分進行積分；下支路電容C1在開關1閉合和開關2閉合時分別對Vin和Vcm進行采樣完成對Vin的反轉，然后在開關1閉合時電容C2對反轉信號積分，以此實現積分器輸入單路轉雙路。同時，由于調制器前饋系數a1等于反饋系數b1，所以在第一個積分器結構中采取了前饋和反饋共用一個電容C1的方案，以達到減小芯片面積的目的。

2.2 積分器運放的設計

根據行為仿真對運放性能的要求，本設計的運放主體電路采用差分的折疊共源共柵結構（圖6）來增大輸入擺幅；和套筒式結構相比，折疊式結構具有易確定輸入、輸出共模電平的優點，因此在差分運放設計中較套筒式結構使用更為普遍[12]。另外由于版圖設計和工藝的影響，差分放大器的兩邊不可能完全對稱，只要兩邊稍有偏出，輸出節點的電平就不會相等，因此全差分運放需要一個共模反饋結構來穩定輸出節點的共模電平，本設計的運放采用的是開關電容共模反饋[13]。仿真結果表明，增益為70 dB，單位增益帶寬為140 MHz，擺率為100 V/us，滿足設計的要求。

圖6 運放主體電路

2.3 比較器的設計

調制器另一重要的電路為比較器，本設計采用的比較器結構[14-15]如圖7所示。該結構能夠滿足調制器對比較器的高速要求同時也兼顧了低功耗，該比較器左半邊為前置放大器，目的是使輸入的差分信號得到一定的放大從而提高比較的速度，同時也在一定程度上抑制比較器的非理想因素。在比較器采樣相位時，CLK置0，比較器不工作，節約功耗；在積分相位時，CLK置1，比較器右半邊的正反饋結構，使輸出兩端快速的變化成高低電平，并將比較結果鎖存在SR鎖存器中等待下次比較的開始。

2.4 整體電路仿真結果

圖7 比較器結構

圖8 后仿真功率譜密度（PSD）

調制器基于TSMC0.25μm工藝實現的，電源電源為5 V，輸入19.53 kHz、Vpp=2.4 V的正弦信號，時鐘為10.24 MHz，使用Cadence Spectre進行瞬態分析，輸出數據由Matlab做FFT分析，為了防止頻譜泄露，對調制器輸出信號加Hanning窗處理，得到功率譜密度（PSD）如圖8所示。通過計算得出0 Hz～ 20 kHz帶寬內的SNR為98dB，精度可達16 bit，滿足指標要求。

3 結束語

文中在TSMC0.25um工藝的基礎上，綜合考慮了電路復雜度、穩定性、非理性因素以及功耗等因素，實現了一款應用于 X-ray安檢系統的三階Sigma-delta調制器電路。通過調制器整體電路的后仿真驗證，該調制器的SNR在帶寬20 kHz可以達到98 dB，即16 bit，滿足X-ray安檢系統14 bit的指標要求。

[1]馬偉.X射線安檢機系統設計與實現[D].南昌：南昌大學，2013.

[2]鄭金州，魯紹棟.X射線技術在安檢領域的應用[J].CT理論與應用研究，2012（2）:357-364.

[3]Allen P E，艾倫，Holberg D R，et al.CMOS模擬集成電路設計[M].北京：電子工業出版社，2005.

[4]趙富菊.16位具有前饋結構的三階DeltaSigmaADC設計[D].哈爾濱：哈爾濱工業大學，2010.

[5]Schreier R，Temes G C.Understanding deltasigma data converters[M].Piscataway，NJ:IEEE press，2005.

[6]Schreier R.The Delta-Sigma Toolbox v5.2[J]. Oregon State University，2000.

[7]Brigati S，Francesconi F，Malcovati P，et al.Modeling sigma-delta modulator non-idealities in SIMULINK（R）[C]//Circuits and Systems，1999.ISCAS'99. Proceedings ofthe 1999 IEEE International Symposium on.IEEE，1999，2:384-387.

[8]郭先清.三階級聯 Sigma—Delta調制器設計[J].微電子學與計算機，2007，24（1）:66-68.

[9]李威.16-Bit三階級聯結構Sigma-Delta調制器的設計[J].現代電子技術，2010（4）:12-15.

[10]李迪.高性能sigma-delta ADC的設計與研究[D].西安：西安電子科技大學，2010.

[11]Han S，Wang Y.The design of a high speed and high precision sigma-delta modulator[C]// Information Science and Technology （ICIST），2013 International Conference on.IEEE，2013: 1037-1041.

[12]（美）拉扎維（Razavi，B.）.模擬CMOS集成電路設計[M].北京：機械工業出版社，2013.

[13]劉樹棠，朱茂林，榮玫.基于運算放大器和模擬集成電路的電路設計 [M].西安:西安大學出版社，2004，8:95-98.

[14]吳笑峰.高精度sigma-delta ADC的研究與設計[D].西安：西安電子科技大學，2009.

[15]張圣義.一種16位高性能Sigma-Delta ADC的設計[D].北京：北京交通大學，2012.

The design of high-performance Sigma-Delta modulator applied to the X-ray security system

JIA Shi-jie1，2，LIU Hong1，WANG Ming-liang1，TIAN Tong1
（1.Shanghai Institute of Microsystem and Technology，Shanghai 200000，China；2.ShanghaiTech University，Shanghai 200000，China）

In order to deal with the weak signal in the X-ray security system，a 14-bit modulator is needed.This paper adopts a third-order Sigma-Delta modulator structure，the modulator adopts the oversampling and noise shaping technology to realize high precision，with the 20 kHz signal，256 oversample rate and 10.24 MHz clock，Matlab Simulink modeling simulation results show that the SNR of modulator can achieve 104.6 dB and the pre-cision can reach 17 bit.After analyzing the non-ideal conditions of the modulator，The tube circuit of the modulator adopts TSMC0.25 um technology and simulates by Cadence Spectre，The results show that the SNR of the mo-dulator can reach 98 dB and the precision is 16 bit，which can satisfy the precision requirements of the X-ray security system.

X-ray；high-precision；Sigma-Delta；Matlab；Simulink

TN431.1

A

1674－6236（2017）10-0110-04

2016-04-10稿件編號：201604092

賈世杰（1992—），男，江西贛州人，碩士研究生。研究方向：模擬/射頻集成電路及系統設計。