一種可用于LVDS接收器的高速CMOS運放

張 印，李海松，韓本光

（西安微電子技術研究所 陜西 西安710065）

一種可用于LVDS接收器的高速CMOS運放

張 印，李海松，韓本光

（西安微電子技術研究所 陜西 西安710065）

本文針對高速LVDS接收器電路，研究設計了一種高速、單位增益帶寬1.46 GHz的CMOS運放。充分考慮LVDS的電氣特點，采用了高速運放電路結構，基于0.13 μm 1.2 V/3.3 V CMOS工藝，進行了設計與仿真。仿真結果表明：該運放電路可以用于實現LVDS接收器。

LVDS接收器；差分信號；折疊式共源共柵；高速CMOS運放

隨著IC工藝的飛速發展，超大規模集成電路（VLSI）設計越來越傾向于高速、低功耗領域。芯片和系統的整體性能也日益受到芯片間輸入輸出接口（I/ O）電路的速度和功耗限制。而目前LVDS技術已成為高速低功耗數據傳輸領域的主流技術。它具有信號擺幅小、速度快、功耗低、抗共模噪聲能力強、電磁干擾小等優點[1-3]。

LVDS接口技術的原理可簡單概括為：由驅動器（driver）將CMOS或TTL信號轉換成LVDS差分信號，并經過互連線傳輸到接收器端，而接收器又將差分信號還原成CMOS或TTL信號。作為LVDS接收器，其一般的電路實現結構為CMOS運放[4-5]。而由于LVDS技術的電氣特點，使得對于作為構成接收器的運放必然有相應的指標要求。

文中所設計的運放具有軌到軌的共模輸入范圍，并具有足夠大的單位增益帶寬以滿足LVDS數據傳輸速率的要求。設計基于0.13 μm 1.2 V/3.3 V CMOS工藝。

1 運放電路設計

運放電路是LVDS接收器的核心部分。其重要功能是將高速、低擺幅LVDS差分信號進行放大，并實現雙端差分信號到單端信號的轉換，并最終得到可供后級邏輯模塊識別的CMOS信號。……