硅納米線不同的摻雜濃度對無結場效應晶體管性能的影響

隋德生++靳曉詩++隋東硼

摘 要：根據摩爾定律（集成電路上可容納的晶體管數目，約每隔18個月便會增加一倍），集成電路的基本單元MOSFET的尺寸會越來越小，隨之而來不僅在制作工藝上的難度加深，短溝道效應也愈發凸顯，功耗也越來越大。為了解決以上問題，無結場效應晶體管（Junctionless Field Effect Tansistor）被廣泛提出。該器件的源、漏溝道具有相同的摻雜類型和摻雜濃度，沿著溝道方向，不存在“結”。研究結果表明，無結場效應晶體管具有開關比高、溝道遷移率高等優點，并有效抑制了短溝道效應。該論文利用三維數值模擬軟件SILVACO對立體柵進行了仿真，研究了硅納米線不同的縱向摻雜濃度對器件性能的影響。

關鍵詞：亞閾值斜率 無結場效應晶體管 泄漏電流

中圖分類號：TN38 文獻標識碼：A 文章編號：1674-098X（2017）06（b）-0114-03

無結場效應晶體管被提出以后，使微電子技術有了質的提高，為醫療、軍事、科技等人類生活的方方面面都做出了巨大的貢獻。傳統的無結場效應晶體管具有高摻雜濃度，并且均勻摻雜，而在實際工藝中，由于人工或機器誤差，非常可能出現偏差，使理論上均勻摻雜的無結場效應晶體管也可能出現不均勻摻雜的情況。論文將基于實際工藝基礎之上，討論硅納米線在不均勻摻雜時，何種摻雜方式對器件性能提升最大。

為了增強柵電極對載流子的控制能力，論文采用立體柵結構（Triple-Gate）、超薄的SOI材料對無結場效應晶體管進行模擬仿真。

為了研究硅納米線摻雜濃度對無結場效應晶體管器件電學特性的影響，對不同的硅納米線摻雜濃度的立體柵器件進行了仿真研究。仿真中，假設溝道的摻雜濃度是突變的。其中，立體柵的仿真參數如下：溝道長度為10 nm，體厚度為8 nm，氧化物長度為8 nm，厚度為1 nm，柵極厚度長度為8 nm，厚度1.5 nm。柵極電壓為-1.5～1.5 V，以0.05 V為步長，漏極電壓為0.7 V。

1 摻雜濃度由源區到漏區依次升高

將硅納米線平均分成10份，每份長度為1 nm，分別給以不同摻雜濃度，摻雜濃度范圍為0.5×1019～1.5×1019 cm-3。首先對硅納米線均勻摻雜的器件進行仿真，摻雜濃度為1×1019 cm-3（記為reference ND）。然后分別對10份區域摻雜。摻雜濃度由源區到漏區依次升高，為5×1018 cm-3、5×1018 cm-3、8×1018 cm-3、9×1018cm-3、1×1019 cm-3、1.1×1019 cm-3、1.1×1019 cm-3、1.2×1019 cm-3、1.4×1019 cm-3、1.5×1019 cm-3（記為modified ND01）。對以上兩種摻雜分別仿真，得到圖1。仿真得到的亞閾值斜率曲線由圖5所示。

從圖1中可以看出，隨著漏區摻雜濃度的提高，modified ND01這條曲線器件的反向泄漏電流明顯有減小的趨勢。從圖5中可以看出，其亞閾值斜率（SS=63 mv/dec）要小于reference ND（68 mv/dec）。因此，摻雜濃度由源區到漏區逐漸增加可降低反向泄漏電流，并且擁有更小亞閾值斜率，所以這種摻雜方式對器件性能的提升能夠起到促進作用。

2 摻雜濃度由源區到漏區依次降低

硅納米線摻雜濃度由源區到漏區依次降低，摻雜濃度為1.5×1019 cm-3、1.4×1019 cm-3、1.2×1019 cm-3、1.1×1019 cm-3、1.1×1019 cm-3、1×1019 cm-3、9×1018 cm-3、8×1018 cm-3、5×1018 cm-3、5×1018 cm-3（記為modified ND02）。將reference ND與modified ND02仿真得到圖2。

從圖2中可以看出，隨著漏區摻雜濃度的提高，modified ND02這條曲線器件的反向泄漏電流明顯有增加的趨勢。從圖5中可以看出，其亞閾值斜率（SS=70 mv/dec）要大于reference ND（68 mv/dec）。因此，摻雜濃度由源區到漏區逐漸降低使器件的反向泄漏電流增加，亞閾值斜率增加，所以這種摻雜方式對器件性能的提升起到抑制作用。

3 摻雜濃度中間低，源漏區高

硅納米線摻雜濃度中間低，源漏區高。摻雜濃度分別為1.5×1019 cm-3、1.2×1019 cm-3、1×1019 cm-3、9×1018 cm-3、5×1018 cm-3、5×1018 cm-3、8×1018 cm-3、1.1×1019 cm-3、1.1×1019 cm-3、1.4×1019 cm-3（記為modified ND03）。摻雜濃度為1.4×1019 cm-3、1.1×1019 cm-3、1.1×1019 cm-3、8×1018 cm-3、5×1018 cm-3、5×1018 cm-3、9×1018 cm-3、1×1019 cm-3、1.2×1019 cm-3、1.5×1019 cm-3記為modified ND04）。將reference ND、modified ND03、modified ND04仿真得到圖3。

從圖3中可以看出，modified ND03、modified ND04這兩條曲線器件的反向泄漏電流明顯有減小的趨勢。從圖5中可以看出，其亞閾值斜率（SS=62 mv/dec）要小于reference ND（68 mv/dec）。因此，硅納米線摻雜濃度中間低，源漏區高這種摻雜方式使器件的反向泄漏電流減小，亞閾值斜率減小，所以這種摻雜方式對器件性能的提升能夠起到促進作用。

4 摻雜濃度中間高，源漏區低

硅納米線摻雜濃度中間高，源漏區低。摻雜濃度分別為5×1018 cm-3、8×1018 cm-3、1×1019 cm-3、1.1×1019 cm-3、1.4×1019 cm-3、1.5×1019cm-3、1.2×1019 cm-3、1.1×1019 cm-3、9×1018cm-3、5×1018 cm-3（記為modified ND05）。摻雜濃度為5×1018 cm-3、9×1018cm-3、1.1×1019 cm-3、1.2×1019 cm-3、1.5×1019 cm-3、1.4×1019 cm-3、1.1×1019 cm-3、1×1019 cm-3、8×1018 cm-3、5×1018 cm-3（記為modified ND06）。將reference ND、modified ND05、modified ND06仿真得到圖4。

從圖4中可以看出，modified ND05、modified ND06這兩條曲線器件的反向泄漏電流明顯有增加的趨勢。從圖5中可以看出，其亞閾值斜率（SS=72 mv/dec）要大于reference ND（68 mv/dec）。因此，硅納米線摻雜濃度中間高，源漏區低這種摻雜方式使器件的反向泄漏電流增加，亞閾值斜率增加，所以這種摻雜方式對器件性能的提升起到抑制作用。

5 結語

綜上所述，通過分析對比無結場效應晶體管亞閾值斜率、IV特性等基本性能，得出硅納米線摻雜濃度由源區到漏區摻雜濃度依次升高與中間低、源漏區高的摻雜方式相較于其他的摻雜方式，亞閾值斜率更小，開關速度更快，反向泄漏電流更小，功耗更小，對器件性能的提升具有促進作用。

參考文獻

[1] 嚴利人，周衛，劉道廣.微電子制造技術概論[M].北京：清華大學出版社，2010.

[2] 劉恩科，朱秉升，羅晉生.半導體物理學[M].北京：國防工業出版社，2009.

[3] Lee C W，Ferain I，Afzalian A，et al.Performance estimation of junctionless multiagte transistors[J].Solid State Electronics，2010， 54（2）：97-103.

[4] Colinge J P，Lee C W，Afzalian A，et al. Nanowire transistors without junctions[J].Nature Nanotechnology，2010（5）：225-229.

[5] Barraud S，Berthome M，Coquand R，et al.Scaling of Trigate JunctionlessNanowire MOSFET With Gate Length Down to 13 nm[J].Electron Device Letters，2012，33（9）：1225-1227.

[6] Jiang Y，Singh N，Liow T Y，et al.Ge-Rich（70%） SiGe Nanowire MOSFETFabricated Using Pattern-Dependent Ge-Condensation Technique[J].Electron DeviceLetters，2008，29（6）：595-598.