基于CMOS的電子傳感接收電路的設計與實現

邱小群++張鋼

摘 要： 當前電子傳感接收電路具有能耗高、性能參數不符合要求的弊端。為此，設計一種新的基于CMOS的電子傳感接收電路，并介紹了電子傳感接收電路設計方案。依據設計方案，選用源級負反饋電感匹配結構對低噪聲放大器的基本電路結構進行設計；為達到性能指標和降低功耗，混頻器電路結構選用無源雙平衡混頻器結構；為了降低整個電子傳感接收電路的能耗，令無源雙平衡混頻器的開關MOS管在無電流偏置的情況下運行。給出了復數濾波器設計的基本思想，通過反饋系統對編程增益放大器的增益進行管理，實現可編程放大器的設計。實驗結果表明，所設計電路性能符合設計要求。

關鍵詞： CMOS； 電子傳感接收電路； 復數濾波器； 無源雙平衡混頻器； 編程增益放大器

中圖分類號： TN99?34； TP393 文獻標識碼： A 文章編號： 1004?373X（2017）18?0124?03

Design and implementation electronic sensing receiving circuit based on CMOS

QIU Xiaoqun1， ZHANG Gang2

（1. School of Electronic and Information Engineering， Zhuhai City Polytechnic， Zhuhai 519090， China；

2. School of Automation， Guangdong University of Technology， Guangzhou 510006， China）

Abstract： The current electronic sensing receiving circuit has high energy consumption， and its performance parameters can′t meet the design requirements. Therefore， a new electronic sensing receiving circuit based on CMOS was designed. Its design scheme is introduced in this paper. According to this design scheme， the source?level negative feedback inductance matching structure is selected to design the basic circuit structure of the low?noise amplifier. In order to reach the performance index and reduce the power consumption， the structure of passive double balanced mixer is chosen for the circuit structure of mixer. For reducing the energy consumption of the whole electronic sensing receiving circuit， the switch MOS tube of passive double balanced mixer operates without current bias. The basic design thought of complex filter is given. The gain of the programmable gain amplifier is controlled by feedback system to realize the design of programmable amplifier. The experimental results show that the circuit performance meets the design requirements.

Keywords： CMOS； electronic sensing receiving circuit； complex filter； passive double balanced mixer； programmable gain amplifier

隨著科技的逐漸發展，無線傳感網絡技術被廣泛應用于軍事、醫療和工業等領域。而電子傳感接收電路是整個無線傳感網絡中的重要模塊，對整個系統的性能指標產生直接影響[1]。因此，設計一種有效的電子傳感接收電路具有重要意義。

1 基于CMOS的電子傳感接收電路的設計與實現

1.1 電子傳感接收電路設計方案

電子傳感接收電路的基本思想如下：低頻信號經天線和濾波處理后，通過低噪聲放大器完成對其的放大處理，利用Mixer混頻和下變頻對中頻信號進行采集 [2]。與一般的接收電路相比，電子傳感接收電路結構需對對應鏡象頻率干擾進行濾除，通常情況下，低中頻信號經下變頻后被引入復數濾波器，其不僅可實現鏡象干擾的濾除，還可準確判斷有用信道。然后經自動增益調控把信號保持在解調器所需功率值范圍內，通過A/D轉化完成對其的基帶處理。

本節選用低中頻電子傳感接收電路結構，其將中頻頻率設計在較低的頻率上，濾除噪聲、失真和偏移等干擾，結構較為簡單，易于集成，能夠達到接收電路前端與基帶處理集成的目的[3]，被廣泛應用于各種通信系統中。

1.2 CMOS低噪聲放大器的基本電路結構設計

依據設計方案，本節選用源級負反饋電感匹配結構對CMOS低噪聲放大器的基本電路結構進行設計，設計的結構圖如圖1所示。endprint

圖1 低噪聲放大器基本電路

圖1中，NM3與NM1構成了電流鏡，為NM1提供偏置電流。為了降低能耗，在設計時令NM3的寬度[4]低于NM1。Rb的阻值相對較大，能夠大大降低電阻的等效噪聲電流；Cg代表隔直電容；Ls不僅能夠和輸入阻抗匹配，還能夠與Lg和輸入端的等效電容結合在一起構成輸入諧振網絡；Ld與輸出端的等效電容CL諧振，也可將其看作輸出匹配網絡。因為設計的放大器是窄帶放大器，輸入與輸出諧振網絡均處于工作頻率中，以增強功率增益；NM2主要用于降低NM1柵漏電容的密勒效應，增加隔離度，盡可能地減少輸入與輸出諧振電路之間產生的作用。

1.3 混頻器電路設計

為了達到性能指標和低功耗的目的，混頻器電路結構選用無源雙平衡混頻器結構，其電路見圖2。

圖2 無源雙平衡混頻器的原理圖

圖2中，將所設計電子傳感接收電路中的射頻信號由MOS管的源極輸入，令本振信號和MOS管的柵極直接相連，以管理MOS管的開關狀態，達到混頻的目的，通過MOS管的漏極輸出中頻信號，令RC濾波網絡與輸出端連接在一起，通過經驗得到一個合理的RC值，以抑制經電容耦合的射頻信號，各器件值如圖2所示[5]。

1.4 復數濾波器設計

復數濾波器的基本思想如下：設計一種依據OTA的三階巴特沃斯低通濾波器，其帶寬是1 MHz，對得到的巴特沃斯低通濾波器的實數域進行遷移，使其處于2 MHz上，得到帶寬為2 MHz的復數帶通濾波器。

本節復數濾波器設計步驟如下：

（1） 首先對三階巴特沃斯低通濾波器進行設計，令其滿足復數濾波器設計條件。三階巴特沃斯低通濾波器通常由一階低通濾波器與二階低濾波器級聯構成，公式描述如下：

[Ts=1RSsC1+1×1L1C2s2+L2RLs+1] （1）

式中：[RS]，[RL]分別用于描述一階低通濾波器和二階低通濾波器的電阻；[s]用于描述電阻系數；[C1]，[C2]分別用于描述一階低通濾波器和二階低通濾波器的電容；[L1]，[L2]分別用于描述一階低通濾波器和二階低通濾波器的電感。

（2） 通過OTA的低通濾波器結構對一階和二階低通濾波器進行設計。本節設計的一階低通濾波器電路圖如圖3所示，二階低通濾波器電路圖如圖4所示。在進行設計的過程中，需保持傳輸函數的一致性，為了便于設計，需對相關參數進行改進[6?7]。

圖3 一階低通濾波器

圖4 二階低通濾波器

（3） 把有源低通濾波器在實時頻率上平移，在LaPlace轉換過程中，獲取有源復數帶通濾波器。

2 實驗結果分析

為了驗證本文設計的基于CMOS的電子傳感接收電路的有效性，需要進行相關的實驗分析。實驗將FPGA電路和PTAT電路作為對比進行實驗測試。

本節對本文設計電路和FPGA電路、PTAT電路進行仿真，將電壓增益、噪聲指數、輸入參考三階截斷點、直流偏置電流和電源電壓作為測試指標。

射頻放大器的噪聲性可通過噪聲系數[F]或噪聲指數[NF]衡量。噪聲系數能夠體現放大器信噪比，其可通過放大器輸入端信噪比[SNRin]和輸出端信噪比[SNRout]之比進行計算，如下：

[F=SNRinSNRout] （2）

噪聲指數為噪聲系數的對數形式，如下：

[NFdB=10logF] （3）

電壓增益[AV]就是放大器輸出、輸入電壓之比，其與[S]參數之間的關系如下：

[AV=V2V1=S211+ΓL1-S22ΓL1+Γin] （4）

式中：[V2]用于描述放大器輸出；[V1]用于描述輸入電壓；[S21]用于描述輸入反射系數；[ΓL]用于描述負載反射系數；[S22]用于描述輸出反射系統；[Γin]用于描述源反射系數。

輸入三階截斷點IIP3的劃分情況如下：在射頻接收機中，信號經不同模塊單元處理，所有單元都會有固定的噪聲系數和三階交調截點，整個射頻接收機的噪聲系數和三階截斷點是所有模塊單元噪聲系數與三階交調截點級聯，需對噪聲系數與三階交調截點進行確定，以簡化電路結構，達到電路要求。假設各級間相互作用，第一級網絡功率增益和噪聲系數分別用[G1]，[IIP31]進行描述，第二級網絡功率增益與噪聲系數分別用[G2]，[IIP32]進行描述，第三級網絡功率增益和噪聲系數分別用[G3]，[IIP33]進行描述，則輸入參考三階截斷點為：

[1IIP3=1IIP31+G1IIP32+G1G2IIP33] （5）

電子傳感接收電路主要性能參數設計要求和三種電路的仿真結果如表1所示。

表1 電子傳感接收電路主要性能參數設計要求和仿真結果

分析表1可以看出，本文設計電路性能一直符合設計要求，而FPGA電路和PTAT電路的部分性能指數不符合設計要求，說明本文電路性能較高。

3 結 論

本文設計了一種基于CMOS的電子傳感接收電路，詳細介紹了各模塊的設計過程。實驗結果表明，所設計電路符合設計要求，性能較高。

參考文獻

[1] 駱麗，李瑞菁.基于壓縮傳感的CMOS圖像傳感器電路研究[J].北京交通大學學報，2016，40（2）：41?46.

[2] 李珂，顧飛.基于CMOS工藝的ARINC429總線接收器設計[J].電子與封裝，2016，16（3）：23?25.

[3] 莫寶爭.基于CMOS恒跨導運算放大器的設計與研究[J].工業控制計算機，2016，29（5）：146?147.

[4] 王征，何云豐，曹小濤，等.基于FPGA的大面陣CMOS相機高速率電子學系統設計[J].液晶與顯示，2016，31（2）：173?178.

[5] 農高海.應用于無線傳感網的低功耗CMOS溫度傳感器[J].電子器件，2016，39（4）：790?795.

[6] 董茂林，周鵬，王傳剛.一種接收機AFC電路的設計與實現[J].現代電子技術，2014，37（7）：71?72.

[7] 紀輝進，凃玉珊，劉荷花.基于軟硬協作決策的目標檢測傳感系統設計與實現[J].現代電子技術，2016，39（8）：100?103.