存儲測試系統中FLASH的存儲可靠性技術研究

高陽+王代華+王曉楠

摘 要： NAND FLASH存儲器具有非易失性、存儲容量大和讀寫速度快等優點，在存儲測試領域的應用越來越廣泛。由于NAND FLASH存儲器中不可避免會出現無效塊，傳統的管理方法是將無效塊映射表存放在FLASH存儲器中，可靠性低，對數據存儲速度和可靠性都會造成不利影響。針對這些問題，提出了基于外置存儲數據位的無效塊快速檢索架構，將無效塊映射表存放在可靠性高的鐵電存儲器中；引入計算機網絡中的滑動窗口原理，建立了基于滑動窗口的無效塊預匹配機制，在不影響FLASH存取速度的情況下可無時延地生成有效塊地址。經分析和論證，這種架構對NAND FLASH存儲數據的可靠性和存取速度有很大的提升，提高了存儲測試系統的整體性能。

關鍵詞： NAND FLASH； 無效塊管理； 存儲測試； 鐵電存儲器

中圖分類號： TN911?34； TM932 文獻標識碼： A 文章編號： 1004?373X（2017）18?0131?04

Research on stored reliability technology of FLASH in storage testing system

GAO Yang， WANG Daihua， WANG Xiaonan

（MOE Key Laboratory of Instrumentation Science and Dynamic Measurement， North University of China， Taiyuan 030051， China）

Abstract： The NAND FLASH has versatile features such as nonvolatile， large storage capacity and fast read?write speed， and is widely used in the field of stored measurement， but the low reliability of the invalid block mapping table has a bad influence on storage speed and reliability because invalid blocks may ineluctably appear in NAND FLASH memory and the traditional invalid block management methods put the table in the FLASH memory. For these problems， invalid block information fast retrieval architecture based on external storage data bits is proposed， with which the invalid block mapping table can be put in high?reliability FRAM. The sliding window principle is imported into computer network to establish an invalid block pre?matching mechanism based on the sliding window， by which the effective block address can be generated without delay while FLASH storage access speed does not be affected. The analysis and argument results indicate this architecture can improve the reliability and access speed of NAND FLASH stored data greatly， and the overall performance of storage testing system.

Keywords： NAND FLASH； invalid block management； storage testing； FRAM

存儲測試特指在惡劣環境和緊湊空間下完成的高可靠性動態參數測試，用于實時、高速地采集和記錄被測對象的數據信息[1?3]。隨著采集數據精度的提高以及記錄時間的延長，需要存儲的數據量急劇增大。同時，存儲測試設備大多數情況下工作在極為惡劣的環境中，強烈的沖擊、持續的高溫以及設備碰撞時產生的高幅值的應力波可能會引起設備內部電路板的破壞、電子元件的變形等，這些現象都會造成數據存儲模塊功能的失效，導致數據不能正?；刈x[4]。NAND FLASH存儲器具有功耗低、無噪聲、重量輕、體積小、抗振動能力強、工作溫度范圍寬等優點，廣泛地應用在高性能的存儲測試系統中[5?6]。NAND FLASH存儲器記錄系統，在溫度變化大、振動頻繁、寫入速率高、數據記錄量大、對體積、功耗、重量以及發熱量要求苛刻的惡劣環境中，測試系統仍然可以可靠工作。然而，由于生產工藝和降低生產成本的原因，NAND FLASH在出廠時就含有無效塊，并且無效塊的數量會隨著使用次數逐漸增加，由此引發數據丟失[7]。為了更好地使用NAND FLASH存儲器，本文針對存儲器內部無效塊問題展開研究，設計了相應的無效塊管理方案，實現了識別和管理無效塊，防止了數據的誤讀寫。同時將無效塊表存放在鐵電存儲器中，提高了系統的整體可靠性。

1 NAND FLASH內部組織結構

在研究如何使用NAND FLASH之前，首先要對NAND FLASH的結構和特性進行詳細了解。本文以三星公司生產的K9WBG08U0M SLC NAND FLASH芯片為例進行分析，K9WBG08U0M的內部存儲陣列組織如圖1所示。endprint

NAND FLASH存儲器容量如下所示： [1 Page=4 KB+128 B1 Block=4 KB+128 B×64 Pages=256 KB+8 KB]

[1 Devices=4 KB+128 B×64 Pages×8 192 Blocks =16 896 Mb]

該芯片的總容量為16 896 Mb，共有8 192個塊（即213），塊間尋址需要13位地址線；每個塊有64頁（即26），頁間尋址需要6位地址線；每頁容量為（4 K+128）B（即212+27）。因此頁內尋址需要13位地址線，其中128 B為擴展存儲區，用來存儲該頁的無效塊信息、ECC信息以及其他自定義信息。每片FLASH存儲器的有效容量為8 192 Block×64 Page/Block×4 KB/Page=2 048 MB，尋址需要32位地址線。

2 NAND FLASH無效塊管理

NAND FLASH存儲器由于目前制作工藝的缺陷和節約生產成本的需要，在出廠時都含有無效塊，并且無效塊的數量會逐漸增加。因此基于NAND FLASH建立存儲測試系統就需要制定相應的無效塊管理方案，防止對無效塊進行讀/寫操作。管理方案主要包括對無效塊的識別和管理[8?9]。

2.1 無效塊識別

NAND FLASH廠家會在每個塊的特定頁中存儲一個無效塊標志位。不同廠家不同型號的無效塊標志位的存儲位置可能不同。一般規定，當標志位為“FFh”時，表示此塊為正常塊，當標志位為非“FFh”時，表示此塊為無效塊。K9WBG08U0M的無效塊標志放置在擴展區第1塊的第1頁和第2頁中。

無效塊識別的首要一步是無效塊掃描，無效塊掃描的本質是讀取塊中的頭兩頁，判斷其標志位是否是“FFh”，若是，則將其加入到無效塊列表中；若不是，則累加塊地址，直到讀出存儲器中所有塊是否有效的標志位，從而建立該存儲器的無效塊列表。圖2為無效塊掃描流程圖。

2.2 無效塊管理技術

目前常用的無效塊管理方法有以下兩種：

（1） 無效塊跳過法。該方法需要在運行前先建立一個無效塊信息標記表，運行時將待操作塊地址與標記表比對，如果當前待操作是無效塊則跳過該塊，操作塊地址累加至下一塊，并繼續與標記表比對；如果在使用過程中檢查出現無效塊，則將數據存儲在無效塊的相鄰有效塊里[10?11]。這種方法實現起來簡單，一般適用于順序存儲的情況，但不能實現無效塊的透明化管理。

（2） 塊保留區替換法。該方法同樣要在進行無效塊管理之前建立一個無效塊信息標記表。這種方法將所有塊區分為數據塊區和保留塊區；數據塊區用于正常的數據存儲，保留塊區作為數據塊區產生無效塊后的備份存儲區。當NAND FLASH存儲器在使用過程中產生了無效塊就將該無效塊地址映射到保留塊區的有效塊地址上。保留塊區替換法中數據塊區和保留塊區的起始位置和數量必須明確給出。這種方法實際上是兩個區物理地址之間的替換，十分便于修改。以上兩種方法均需要建立一個邏輯地址和無效塊地址映射的信息標記表，并存放在FLASH存儲器的有效塊中。由此可見，無效塊地址映射表是整個存儲器中無效存儲單元的“身份證”，映射表自身的穩定性對整個測試系統的存儲安全性至關重要。然而，存放地址映射標記表的有效塊經過一定次數的擦寫操作后有可能變成無效塊，映射表存放的可靠性低[12]。并且隨著存儲器使用次數的增長，映射表會日益冗雜，導致檢索時間變長，因此不適合在高速數據采集系統中使用。

2.2.1 無效塊快速匹配架構

為了保證對采集數據的存儲可靠性和無效塊的快速匹配，本系統擬采用如下架構：首先建立無效塊信息標記表（無效塊表），無效塊對應的標志位用二進制數“1”表示，有效塊用“0”表示。這樣很大程度上縮小了無效塊信息標記表的占用空間。面對有相同存儲容量的NAND FLASH存儲器，如8 192個存儲塊，傳統的管理技術下建立的無效塊表大小為：12 b×8 192×2=12 KB；本系統的無效塊表大小為：1 b×8 192=1 KB。更為重要的是無效塊表不會隨無效塊數量的增加而增大，大大縮短了檢索時間。

通過控制模塊將此表存放在FRAM（鐵電存儲器）中。FRAM作為一種非易失性存儲器，在繼承了傳統非易失性存儲器的優點外，還具有成本低、讀寫速度快以及可以無限次讀寫的優點，掉電后可以將數據有效保存10年以上[13]，對無效塊信息表這類需可靠存儲的重要數據而言非常適用。本系統采用CYPRESS公司的16位高速并行存儲器FM22L16。無效塊掃描模塊對NAND FLASH中物理塊的掃描結果經過識別后拼接成16位二進制數，隨后控制模塊將此數作為一次數據寫入FRAM中。設計結構如圖3所示。

FM22L16有18位地址線，為了縮短檢索時間，存儲結構如圖4所示，NAND FLASH無效塊物理地址為17位，在高13位地址前補零，增至18位，作為鐵電存儲器的地址線；將低4位作為鐵電存儲器地址中16位數據位的索引位，在16位二進制數據位中將該無效塊對應的數據位置“1”，其余位清“0”。例如塊地址為“54B0H”～“54B7H”，共17位，地址為“54B3H”的塊為無效塊，對應的二進制數為“00101010010110011B”。將該塊地址的高13位前補零5位為“000000010101001011B”，作為FRAM的寫入地址；后4位“0011”對應FRAM數據位“0～15”位中的“2”這一位。將該位置“1”，即FRAM在地址“000000010101001011B”下的8位無效塊信息數據為“0000000000000100B”。

這種結構中，由于FRAM和NAND FLASH對于FPGA是并行的，可以根據NAND FLASH的物理地址實時地匹配到FRAM中的地址和無效塊信息。相比直接在NAND FLASH中存放并索引無效塊表更方便和安全。endprint

2.2.2 基于窗口的無效塊預匹配機制

NAND FLASH在操作時的塊物理地址要根據無效塊表實時生成。如果將鐵電存儲器中的無效塊信息表一次性讀到FPGA中會大量占用內部RAM。為了解決這一問題，本文引入計算機網絡中的滑動窗口機制。

圖4 無效塊表數據位結構

計算機網絡中的滑動窗口協議表明，在任意時刻發送方都維持著一個連續的允許發送的窗口，當發送方收到接收方回饋的確認信息后，發送窗口向前滑動[14]。接收方可以根據自己對數據處理速度，通過反饋控制發送方的發送速度?；瑒哟翱谀軌蛴行岣邤祿鬏斝?，防止擁塞的發生[15]。FRAM存儲器相比FLASH存儲器，讀寫速度非?？?，FLASH存儲器作為地址的接收方，可以無時差地接收有效的塊地址。本系統是基于滑動窗口機制的基本原理，結構如圖5所示。

圖5 滑動窗口預匹配結構

由圖5可知，首先在FRAM的無效塊信息表上創建一個16位的數據窗口，在系統初始化階段讀取無效塊信息中的首位數據，若該位數據為“0”則表示該塊為有效塊，可以生成一個有效的偏移地址，在對NAND FLASH塊進行操作時，控制器根據偏移地址和初始地址生成有效塊物理地址，控制存儲器進行讀寫；若為“1”則表示該塊為無效塊，跳過此塊。預匹配模塊在收到NAND FLASH發出的忙狀態信號后，根據當前的數據窗口生成下一個有效的地址，再和當前物理地址計算出下一個有效塊的物理地址。FPGA綜合出的內部邏輯電路可以讓預匹配模塊與FLASH的操作模塊并行工作。因此FLASH存儲器可以無時延地獲得有效塊物理地址。

2.2.3 地址映射

上述的結構和機制表明，根據FRAM中的無效塊信息表，可以動態無延時地生成邏輯地址與物理地址的映射表。這種方法可以不在FPGA中存儲邏輯地址與物理地址映射表，不但可以節省存儲空間，而且消除了因加載和查詢映射表造成的延時，顯著提高了系統性能。圖6為無效塊表和無效塊的對應關系。圖7為在本機制下邏輯地址與物理地址映射表的動態產生過程。地址發生器根據FRAM中的無效塊表信息和初始地址，動態地產生有效塊的物理地址，即動態地產生了邏輯塊地址和物理地址的替換映射。

3 實驗結果與分析

3.1 實驗條件

為了驗證快速檢索和可靠存儲的正確性，搭建硬件試驗平臺對快速檢索架構進行測試。系統使用1片三星K9WBG08U0M，容量為2 GB，含8 192塊，每塊64頁，每頁4 KB+128 B。FRAM使用CYPRESS公司FM22L16鐵電存儲器，容量為4 Mb。FPGA采用Xilinx公司的SPARTAN?6 XC6SLX9芯片，各模塊采用VHDL硬件語言設計。

3.2 實驗結果與分析

在2.2.1節中提到的地址“54B3H”是實際掃描到的無效塊地址。圖8為無效塊掃描時序采樣圖。

圖8中可以看出在掃描存儲器的塊地址“00000101010010110011B”（即54B3H）時，第一頁的無效塊標記位為“11011111B”（即DFH），表明此塊為無效塊，此時無效塊標記（invalid_num）置“1”，發送給FRAM中無效塊信息表的地址為“0000000010101001011B”，該地址中的數據位為“0000000000000100B”，即第3塊為無效塊。

2.2.2節中無效塊預匹配機制仿真如圖9所示。

由于NAND FLASH存儲器中不可能同時存在許多連續的無效塊，因此僅在仿真軟件中模擬給出連續的無效塊數據以驗證無效塊預匹配機制的可行性。預匹配地址為“000000010101001011B”（即54BH），無效塊信息表中的16位數據為“0010010000100100”，即第14，11，6，3塊為無效塊。從圖8中可以看出，在窗口中遇到值為“1”的數據位時，自動跳過該塊，同時無效塊提示信號block_signal跳變為“1”。

4 結 論

NAND FLASH的性能發揮始終受到無效塊問題的限制。本系統用硬件方式實現了無效塊管理，設計了相應的管理方案，實現了基于位索引的無效塊信息快速檢索結構，提出了基于外置存儲數據位的無效塊快速檢索架構，結合了安全性能更高的鐵電存儲器，保障了存儲測試中的數據存儲可靠性和讀/寫速度，提高了存儲測試系統工作在各種惡劣環境下的適應性。

注：本文通訊作者為王代華。

參考文獻

[1] 王代華，宋林麗，張志杰.基于ICP傳感器的存儲式沖擊波超壓測試系統[J].傳感技術學報，2012，25（4）：478?482.

[2] 安建軍，張志杰，王文廉.爆炸沖擊波現場存儲測試技術的研究[J].科技信息，2006（12）：100.

[3] 馬鐵華，祖靜.沖擊波超壓存儲測試技術研究[J].儀器儀表學報，2004，25（z1）：134?135.

[4] 徐鵬，范錦彪，祖靜.高g值沖擊下存儲測試電路模塊緩沖保護研究[J].實驗力學，2005，20（4）：610?614.

[5] 舒文麗，吳云峰，趙啟義，等.NAND FLASH存儲的壞塊管理方法[J].電子器件，2011，34（5）：580?583.

[6] 楊博，李波.基于NAND FLASH的嵌入式系統啟動速度的研究[J].計算機測量與控制，2010，18（8）：1869?1871.

[7] 趙忠文，王魁.基于NAND FLASH的高速大容量固態記錄器設計[J].計算機工程與應用，2009，45（?？?23?326.

[8] GAL Eran， TOLEDO Sivan. Algorithms and data structures for FLASH memories [J]. ACM computing surveys， 2005， 37（2）： 138?163.

[9] KIM J， KIM J M， NOH S H， et al A space efficient flash translation layer for compact flash systems [J]. IEEE transaction on consumer electronics， 2002， 48（2）： 366?375.

[10] 張勝勇，高世杰，吳志勇，等.基于FPGA的NAND FLASH壞塊處理方法[J].計算機工程，2010，36（6）：239?240.

[11] MYERS D. On the use of NAND FLASH memory in high?performance relational databases [D]. USA： MIT， 2007.

[12] 徐永剛.基于NAND FLASH的嵌入式圖像記錄技術[D].北京：中國科學院，2013：46?48.

[13] 王煉紅，章兢，全惠敏.FRAM在DSP開發系統中的應用[J].微計算機信息，2006，22（17）：159?161.

[14] 黃遠峰，宗平.基于UDP的滑動窗口協議的設計與實現[J].南京郵電大學學報（自然科學版），2007，27（4）：80?84.

[15] 王栩，李建中，王偉平.基于滑動窗口的數據流壓縮技術及連續查詢處理方法[J].計算機研究與發展，2004，41（10）：1639?1644.