淺析空天信息網(wǎng)絡(luò)接入體制

[摘 要]空天信息網(wǎng)絡(luò)寬帶接入體制的最佳多址體制是FDMA體制，但是FDMA存在頻譜效率低、非線性效應(yīng)等影響，需要通過信號調(diào)制體制的選擇來進(jìn)行適當(dāng)?shù)南魅酰虼嗽诒疚闹性O(shè)計了一種CPM-FDMA多址接入體制應(yīng)用于空天信息網(wǎng)絡(luò)中。將CPM-FDMA體制和現(xiàn)有的QPSK-FDMA從性能進(jìn)行了分析比較，證明了CPM-FDMA體制的有優(yōu)越性，并通過工程應(yīng)用進(jìn)行驗證信號的特性。

[關(guān)鍵詞]CPM；FDMA

目前在衛(wèi)星通信系統(tǒng)中，QPSK依舊是主要被采用的調(diào)制方式，應(yīng)用非常廣泛，然而隨著空間信息環(huán)境的復(fù)雜性和終端功能的多樣性能的擴(kuò)展和提升，空間資源愈發(fā)寶貴，對于數(shù)據(jù)傳輸率和頻譜效率要求也越來越高，現(xiàn)有的QPSK調(diào)制體制所具備的點：相位變化是離散的，體現(xiàn)在功率譜上就是主瓣較寬，旁瓣衰減較慢，頻譜利用率不高等，越來越無法滿足未來天基網(wǎng)絡(luò)高速多址發(fā)展的需求，另一方面，CPM調(diào)制體制下的信號所具有相位連續(xù)性；功率譜中主瓣以外的衰減較快；對相鄰信道產(chǎn)生的干擾較小；頻譜利用率高且信號本身具有的恒包絡(luò)特性受高功放的非線性效應(yīng)影響小等等特點較符合空天網(wǎng)絡(luò)的發(fā)展趨勢。故結(jié)合空天寬帶多址接入的需求，針對提出的 CPM-FDMA體制與現(xiàn)有的QPSK-FDMA對比分析并進(jìn)行可行性驗證。

一、CPM信號與QPSK信號對比

1.信號相位變化

不加成形濾波器的QPSK信號相位變化是離散的，其信號包絡(luò)為恒包絡(luò)，但不加成形的QPSK信號帶寬較寬，為了壓縮信號頻譜，實際使用中通常采用升余弦滾降濾波器。CPM信號在調(diào)制過程中碼元與成形脈沖類似卷積編碼的方式，不需要額外的濾波器進(jìn)行帶寬限制。由于相位以積分方式增加，因此CPM相位是連續(xù)的，連續(xù)的相位使得信號占用帶寬較窄。

2.信號包絡(luò)對比

QPSK信號，雖然成形因子越小，信號帶寬越窄，但是信號的包絡(luò)起伏卻是急劇增加的，并且由于存在1800相位轉(zhuǎn)移，因此存在過零點的情況，更加加劇了信號的包絡(luò)起伏，使得功放必須回退才能對信號進(jìn)行無失真放大。而對于CPM信號，其星座軌跡在單位圓上旋轉(zhuǎn)，包絡(luò)恒定為1，相比QPSK信號可以極大提高功放效率而不帶來失真。

二、CPM-FDMA系統(tǒng)的驗證

CPM-FDMA系統(tǒng)實現(xiàn)的一個難點是高速CPM調(diào)制解調(diào)器的設(shè)計與實現(xiàn)目前還不成熟。課題組已搭建了高速CPM調(diào)制解調(diào)器硬件平臺，正在開展高速CPM調(diào)制解調(diào)器研究。基于上述硬件平臺，對CPM信號的硬件實現(xiàn)進(jìn)行了初步的設(shè)計實現(xiàn)，驗證了CPM信號的優(yōu)良特性。

1.系統(tǒng)平臺介紹

CPM-FDMA調(diào)制器的硬件平臺主要是以Xilinx公司V4系列的XC4VSX55為核心，并結(jié)合ADI公司的AD9957構(gòu)成，CPM-FDMA信號解調(diào)器的硬件平臺采用單板化設(shè)計，其核心處理單元采用XILINX公司V6系列的XC6VSX315T，該芯片邏輯資源和乘法器資源相對豐富并且性價比高，具備強大的處理能力。第一片V6芯片主要完成AGC、下變頻及信號同步等功能，第二片V6芯片主要完成基于Laurent分解128狀態(tài)+序列檢測以及誤碼率統(tǒng)計等功能。在FPGA 配置芯片方面，采用了高密度的FLASH 芯片XCF128X對FPGA 進(jìn)行配置，ADC采樣芯片采用的是TI公司的ADS5474，該支持14比特高精度采樣，并且能支持20Msps～400Msps內(nèi)的高速采樣，最大輸入差分電平為2.2Vpp，采用DDR的方式輸出LVDS差分電平標(biāo)準(zhǔn)的采樣信號。

系統(tǒng)調(diào)試的軟件平臺主要基于Mentor公司的HDL語言仿真軟件Modelsim、Xilinx公司硬件設(shè)計工具ISE以及在線調(diào)試軟件Chipscope。Modelsim界面友好，編譯速度快，用戶接口簡單，是硬件仿真階段很重要的輔助工具。ISE是“集成軟件環(huán)境”軟件的簡稱。它包括了很多硬件設(shè)計工具，可以實現(xiàn)設(shè)計輸入、程序綜合和仿真實現(xiàn)以及文件下載，基本包括了硬件開發(fā)的全過程，功能非常強大。Chipscope是一個在線調(diào)試軟件工具，它可以直接在軟件界面上觀察所有硬件內(nèi)部的信號。通過它來實時發(fā)現(xiàn)硬件中存在的問題或者調(diào)整相應(yīng)的時序非常方便快捷。

2.CPM信號的驗證

信號調(diào)制器實現(xiàn)原理采用的驗證信號為ARTM Tier2多調(diào)制指數(shù)CPM信號。FPGA包含的模塊有信源、信號處理模塊、時鐘管理單元（DCM）、并串轉(zhuǎn)換模塊、AD9957控制模塊。此外，與FPGA連接的還有正交調(diào)制模塊，主要是由AD9957組成。外部40M的晶振為整個調(diào)制器提供輸入時鐘。基帶信號生成的工作流程如下：

（1）加電，在總線時鐘作用下，配置FPGA初始化。

（2）FPGA初始化階段結(jié)束之后，按照預(yù)定程序產(chǎn)生一系列參數(shù)配置信號送給AD9957。AD9957隨后按照配置的參數(shù)開始正常工作，同時生成一個同步時鐘送給FPGA內(nèi)部作系統(tǒng)時鐘。同時它也是FPGA與AD9957交互的同步時鐘。

（3）基帶信號生成。當(dāng)所有的芯片配置完成之后， FPGA按照預(yù)定的處理在內(nèi)部生成I、Q兩路基帶數(shù)據(jù)經(jīng)并串轉(zhuǎn)化后再交給AD9957進(jìn)行上變頻處理。

在本系統(tǒng)的正交調(diào)制模塊設(shè)計中，我們采用的DDS芯片處理時鐘為640MHz，輸出到FPGA的處理時鐘為80MHz，用于處理比特速率為2.5MHz的信源數(shù)據(jù)。在本系統(tǒng)中基于輸出端濾波模塊的限制，其載波頻率可依據(jù)設(shè)置不同的頻率控制字進(jìn)行變化。在信號生成模塊中，正交調(diào)制的工作由AD9957獨立完成。

作者簡介：曹強（1967-），男，浙江嘉興人，武警士官學(xué)校教授，研究方向：船舶輪機(jī)、船舶通信技術(shù)。