基于地磁場信號采集電路的Σ-Δ型ADC設計*

劉志文,張曉明,馬喜宏

(中北大學電子測試國家重點實驗室,太原 030051)

基于地磁場信號采集電路的Σ-Δ型ADC設計*

劉志文,張曉明*,馬喜宏

(中北大學電子測試國家重點實驗室,太原 030051)

為了滿足大動態范圍、高精度、低噪聲地磁數據采集的發展需求,采用一種24位Σ-Δ型ADC7192用于三路數據采集的方法。該方法通過使用可編程增益陣列調理交流放大部分減小了整體電路規模和功耗。針對野外等特殊應用場所引入二次數字(模擬)電源、自校準、滿量程校準和ADC內部濾波器,降低其噪聲的同時又抑制了50 Hz工頻干擾。后期硬件測試對采集數據進行了對比分析,功耗為4.35 mA、測量精度可達70μG的技術指標。

數據采集;Σ-Δ型ADC;模數轉換;高精度;低噪聲;低功耗

地磁場是地球的基本資源之一,在航空航天、交通通訊、國防建設等領域有著重要的應用。隨著科技的飛速發展,磁傳感器技術日趨完善,量程和精度都能滿足科學研究的要求,但是磁場采集系統容易受測量背景以及測量環境的影響,尤其是高動態范圍、高精度、低成本的地磁采集系統成為數據采集的發展方向。現有的采集方案大多存在精度不高、噪聲大、電路規模大等問題。本采集電路在眾多模數轉換器類型中選用Σ-Δ型ADC7192,內置濾波器可消除不同工作環境溫度變化和電源電壓變化的情況下產生的任何偏移誤差,同時也能去除一些低頻的噪聲。可編程增益陣列替代了調理電路中的交流放大部分減小電路規模的同時減少成本[1]。

1 主要器件選擇

本文選用ADI公司的AD7192作為系統的模數轉換芯片,其內置可編程增益放大器(PGA)、數字濾波器、時鐘振蕩電路。片內低噪聲增益級,即直接輸入小信號,減少了對弱信號放大的電路設計。AD7192芯片具有獨立的模擬電源與數字電源[2]。一個5 V的低噪聲穩壓器用來確保系統獲得低噪聲模擬電源。此外,在穩壓器輸出端配有降噪電容。單片機MCU芯片的主要功能是實現對ADC的各項性能控制,最后將模數轉換后的數據使用DMA的方式通過串行接口進行輸出。

2 數據采集系統設計

本系統設計主要分為硬件設計與軟件設計兩部分。其中ADC硬件設計主要包括模擬電路部分和ADC的電源與接地組成部分;軟件設計包括對ADC控制設計、單片機控制與數據串口傳輸設計[4]。

模擬電路部分包括信號調理電路和A/D轉換電路。信號調理電路位于被測信號和模數轉換器之間,被測信號通過差分放大和低通濾波與模數轉換器相連。模擬電路每次上電后通過可編程控制對模數轉換器進行外部滿量程校準和外部零位校準,通過向對應寄存器寫入校準字,芯片可以自動完成校準,來消除由于噪聲引起的失調誤差和增益誤差。

為了提高數據采集的高精度要求ADC7192提供4種校準模式:內部零電平校準、內部滿量程校準、系統零電平校準和系統滿量程校準。失調誤差典型值為150μV/增益,當改變增益時執行校準。零電平可將失調誤差降至與噪聲相當,校準之后,5V時的增益誤差典型值為0.001%。

AD7192以偽差分模式采集外部的模擬信號。偽差分輸入減小了信號源與設備的參考地電位(地環流)不同所造成的影響,提高了測量的精度[5]。AD7192與STM32之間通過SPI串行通信,從而保證系統能夠高速工作。其中本采集系統與傳統數據采集優勢對比如圖1所示。

圖1 ADC功能結構圖

通過對比可知本采集系統可將傳統采集系統的增益放大、工頻抑制和噪聲抑制都集成到Σ-Δ型ADC中,減少了系統的整體電路規模、功耗和成本,同時又保持了低噪聲、高精度、大動態范圍的性能特點。

3 高精度多路采集系統的分析

3.1 ADC標定

由于每個高精度ADC的制造工藝略有差異,當數據解碼采用官方公式時會產生一定的誤差,所以本設計采用重新標定的方式對ADC模擬量進行解算。具體通道的標定方法為利用平均值與電壓值一一對應的關系對它們進行二次擬合,可得線性方程如下:

f(x)=p1x+p2

(1)

式中:p1=1.72×106,p2=8.33×106

對應關系圖如圖2所示。

圖2

根據最小二乘法擬合出的線性方程,對輸出進行解碼,同時對比實際均方根噪聲與官方均方根噪聲[7]。數據對比如表1所示。

表1 數據對比

圖3為輸出數據時的噪聲分布,這相當于22.5位有效分辨率或20位無噪聲分辨率。

圖3 噪聲分布直方圖

通過對ADC進行重新標定提高了采集系統精度,均方根噪聲低于官方數據16.5 μV。且經過系統校準后,失調誤差與選定的編程增益和輸出數據速率所對應的噪聲相當[8]。由此可得此系統可實現低噪聲、多通道、高精度數據采集。

3.2 50 Hz工頻干擾抑制

地磁場采集時是以高分辨率ADC測量大動態范圍電平信號,如果測量裝置工作在電源變壓器或輸電線路附近交流電干擾會帶來嚴重問題,同時來自無屏蔽電纜或電氣設備的輻射,該頻率也會對電信號產生干擾,許多數據采集系統需要抑制其干擾。為避免使用低通模擬濾波器造成的高階模擬濾波器從組件數量和電路板空間成本增加,截止頻率容易發生漂移的問題,

本文中使用數字濾波器,這種濾波器可針對線路頻率下的抑制進行優化,設備無需重新配置便可進行廣泛使用[9]。正確配置后該內置濾波器可以有效抑制電力線路頻率,同時仍保留足夠帶寬測量輸入信號。SINC3濾波器的頻率響應為:

ADC輸出數據速率為:

fS=fCLK/(3×1 024×FS[9:0])

SINC3濾波器的建立時間更短,因此是用于低噪聲調制器時是追求轉換速度的絕佳選擇,圖4中顯示的是SF=96(十進制)的頻率響應曲線圖,改變模式寄存器中REJ60為0,頻率響應如圖4所示。

圖4 頻率響應圖

實際開發驗證中輸入信號收到工頻干擾表現為50 Hz、100 Hz和150 Hz,即干擾幅度值較大為50 Hz和其倍頻時產生,此時SINC3濾波器就能讓某個梳齒對準50 Hz、100 Hz和150 Hz,抑制性能達到100 dB以上,從而提高了采集系統的抗干擾能力。

3.3 PGA增益級

AD7192中的緩沖器使能時,輸入通道會驅動緩沖放大器的高阻抗輸入級,此模式的絕對輸入電壓范圍限制在AVDD +250 mV至AVDD -250 mV。增益級使能后,緩沖器輸出將施加于PGA輸入端。為了充分利用此ADC的大動態范圍,系統按表2所示對信號進行自動放大。

PGA的存在意味著小幅度的地磁場信號可以自動在AD7192內被放大,同時此ADC可使能CHOP模式用來去除ADC的偏移誤差,包括在溫度變化情況下和電源電壓變化的情況下產生的任何偏移誤差,同時也能去除一些低頻的噪聲[10]。

通過對信號的自動放大,此系統的大動態范圍可滿足三維地磁場采集的發展需求。

表2 增益配置

4 實驗數據驗證

由于線性磁阻傳感器的靈敏度高、適應頻率和動態范圍高,所以本地磁采集系統采用三維磁阻混合電路模塊HMC2003,該芯片內部集成靈敏度溫度補償,具有良好的溫度穩定性和電磁兼容性,適用于多種測試環境。其整個系統實物如圖5所示,并給出了電路原理圖。

圖5

4.1 系統噪聲驗證

將系統置于磁屏蔽筒中,無矩線圈不施加電路,其筒內近似認為是“零磁場”空間,此時測得磁阻傳感器的偏置電流對應的磁場。使用采集系統對磁傳感器三軸輸出數據進行求標準差的手段獲得噪聲的平均水平。對應三軸零磁場數據如圖6所示。

圖6中給出采集系統在零磁場的情況下測得的磁阻傳感器輸出,其為將三軸的直流分量補償后磁阻傳感器的噪聲情況,噪聲值都小于5 nT,優于常規的采集系統,達到了低噪聲的設計要求。

圖6 三軸噪聲

4.2 非線性度驗證

圖7 采集系統輸出

給采集系統加載0 V～5 V的電壓值,對應的磁場值為-2 Gauss～2 Gauss,計數7個點,間隔一定的電壓值,實時記錄X軸向磁阻傳感器輸出,將在MATLAB中數據按最小二乘法直線擬合,得到擬合方程y=kx+b,某一點x值代入曲線得到y1值,則交叉擬合為N=|y-y1|max,在前面計算所得量程yF,則非線性誤差ξL=(N/yF)×100%計算可以對比出非線性度[11]。對應電壓梯度時的數據采集與對應線性擬合如圖7所示。

N為最小二乘法擬合殘差,三軸分別對應為10.340 mV、7.335 mV、3.745 mV由此可得三軸非線性誤差分別為0.21%、0.15%、0.074%優于常規采集系統的非線性度。

4.3 地磁場采集驗證

為驗證ADC采集地磁場時的性能,對應采集當地靜止地磁場三分量值。圖8為HMC2003磁傳感器經過消噪后的三軸輸出。

地磁采集系統應用于不同環境可能出現大翻轉的情況,因此有必要將采集系統置于轉臺以一定角速度旋轉的情況下,測量系統輸出的動態性能。圖9為旋轉時系統輸出。

圖8 靜采時三軸輸出

圖9 旋轉時三軸輸出

由圖9可得旋轉時X、Y軸的磁場輸出值呈三角函數變化,與理論值相符。由此可得采集系統具有良好的動態性能。

5 結論

本文是對大動態范圍、高精度、低噪聲地磁數據進行高精度、多通道同步數據采集系統的研究,介紹了系統的主要功能需求以及系統相應芯片的選擇與特點,給出了硬件中采集、通信、傳輸以及必要的外圍電路,并對其硬件功能進行了分析與測試,能夠達到高精度、多通道、穩定的數據采集,同時通過可編程控制對其增益、輸出速率、內部濾波器等參數進行實時配置,為降低功耗該系統均采用掉電工作模式,在不需要數據采集時處于睡眠模式,中斷喚醒后進入全速工作模式,功耗僅為4.35 mA,測量精度可達70μG達到設計要求。本設計為不同應用場所下地磁場數據采集系統的進一步發展提供一定的借鑒。

[1] 宋華軍,朱明,沈美麗. 高精度數據采集儀的實現與研究[J]. 電子器件,2007,30(1):93-96.

[2] ADI.AD7192DataSheet[EB/OL]. [2016-05-01]. http//www.AnalogDeviceslnc.com.

[3] 李多,葉樺. 基于STM32與FPC1011F的嵌入式指紋采集存儲儀設計[J]. 電子器件,2015(2):362-367.

[4] 王靜宜.多通道大容量高速數據存儲系統設計[D]. 中北大學,2014,4(5):124-128.

[5] 朱欣華,夏云翔,萬德鈞. 分布式捷聯姿態基準中數據采集系統的設計[J]. 傳感技術學報,2006,19(3):741-745.

[6] 郭熙寶,曹大平. 24位高精度磁傳感器數據采集系統的設計[J]. 電子技術應用,2014,35(5):56-60.

[7] 鄭永秋,史赟,李圣昆.多通道高精度數據采集電路的設計與實踐[J]. 電測與儀表,2011,48(9):86-89.

[8] BAKER B. ∑-Δ ADC工作原理[EB/OL]. [2016-05-01]. http//wenku.baidu.com/view/644870ccalc7aa00b52acb3f.html.

[9] 杜兵團,李斌.基于AD7738的高精度、多通道數據采集系統設計研究[J]. 電聲技術,2007,31(7):128-132.

[10] 馬忠梅,籍順心,張凱.單片機的C語言應用程序設計[M]. 北京:北京航空航天大學出版社,1999:74-120.

[11] OTT H W.電子系統中噪聲的抑制與衰減技術[M]. 王培清,李迪譯.北京:電子工業出版社,2004:126-138.

FortheMagneticSignalAcquisitionCircuitofaSigma-DeltaADCDesign*

LIUZhiwen,ZHANGXiaoming*,MAXihong

(National Key laboratory for Electronic Measure Technology,Taiyuan 030051,China)

In order to meet the development requirements of large dynamic range,high precision and low noise data acquisition,a 24-bit sigma-delta ADC7192 is used for three-way data acquisition. The method by using the programmable gain array regulate AC amplifying section reduces the overall size and power consumption. For special applications like wild places introduced second digital analog power,self-calibration,full-scale calibration and ADC internal filter,its noise was reduced and the 50 Hz frequency interference was suppressed. The latter part of the hardware test on the collected data was analyzed and the power consumption obtained is 4.35 mA,measurement precision can reach 70 μG for the technical indicators.

data collection;sigma-delta ADC;analog to digital conversion;high precision;low noise;low power consumption

10.3969/j.issn.1005-9490.2017.05.018

項目來源:國家自然科學基金項目(51375463)

2016-08-23修改日期2016-10-20

TP274

A

1005-9490(2017)05-1140-05

劉志文(1988-),男,碩士研究生,山西,主要研究方向為硬件電路設計,282838495@qq.com;

張曉明(1976-),男,副教授,山西,主要研究方向為動態測試及組合導航,zxm_auto@nuc.edu.cn。