基于FPGA的水產(chǎn)養(yǎng)殖環(huán)境無(wú)線測(cè)控模塊設(shè)計(jì)

林永宏， 楊壯志， 劉洪濤， 張小麗， 劉家星

(1 成都職業(yè)技術(shù)學(xué)院軟件學(xué)院，四川 成都，610041；2 成都市農(nóng)林科學(xué)院水產(chǎn)研究所，四川 成都，611130)

基于FPGA的水產(chǎn)養(yǎng)殖環(huán)境無(wú)線測(cè)控模塊設(shè)計(jì)

林永宏1， 楊壯志2， 劉洪濤1， 張小麗2， 劉家星2

(1 成都職業(yè)技術(shù)學(xué)院軟件學(xué)院，四川 成都，610041；2 成都市農(nóng)林科學(xué)院水產(chǎn)研究所，四川 成都，611130)

針對(duì)我國(guó)水產(chǎn)養(yǎng)殖無(wú)線遠(yuǎn)程信息測(cè)控多以成熟單片機(jī)為核心控制主件，不易滿足行業(yè)特殊接口需求以及缺乏獨(dú)立核心控制器的現(xiàn)狀，項(xiàng)目以標(biāo)準(zhǔn)化及芯片自主化為最終目的，提出基于現(xiàn)場(chǎng)可編程門陣列(FPGA)為核心的實(shí)現(xiàn)方案，嘗試性設(shè)計(jì)了一種較為通用的、可實(shí)現(xiàn)AD轉(zhuǎn)換、數(shù)字接口、控制輸出和驅(qū)動(dòng)以及養(yǎng)殖現(xiàn)場(chǎng)數(shù)據(jù)存儲(chǔ)和遠(yuǎn)距離數(shù)字通訊的測(cè)控模塊。通過(guò)對(duì)水產(chǎn)養(yǎng)殖領(lǐng)域環(huán)境信息的無(wú)線測(cè)控模塊各主要環(huán)節(jié)的研究設(shè)計(jì)，以模塊到系統(tǒng)的FPGA原型功能驗(yàn)證方式，實(shí)現(xiàn)了現(xiàn)場(chǎng)模塊對(duì)水產(chǎn)養(yǎng)殖的溫度、溶氧信息的遠(yuǎn)距離測(cè)量和控制。系統(tǒng)測(cè)試和板級(jí)實(shí)驗(yàn)結(jié)果表明，該設(shè)計(jì)可以滿足低成本、接口可擴(kuò)展及標(biāo)準(zhǔn)化核心控制器的水環(huán)境測(cè)控模塊需求。

現(xiàn)場(chǎng)可編程門陣列；遠(yuǎn)程測(cè)控模塊；水產(chǎn)養(yǎng)殖

中國(guó)池塘養(yǎng)殖裝備科技整體上處于世界先進(jìn)水平，但在裝備應(yīng)用機(jī)制、機(jī)理上的研究較為缺乏，養(yǎng)殖技術(shù)主要來(lái)自經(jīng)驗(yàn)，與設(shè)施、裝備的關(guān)聯(lián)度不夠，特定的模式及其對(duì)應(yīng)的養(yǎng)殖工藝、操作規(guī)范尚未有效建立[1]。具體表現(xiàn)在遠(yuǎn)程監(jiān)控模塊的標(biāo)準(zhǔn)化、規(guī)范化以及上位機(jī)知識(shí)系統(tǒng)的智能化和深度數(shù)據(jù)挖掘不夠等。就水產(chǎn)養(yǎng)殖裝備而言，具有自主知識(shí)產(chǎn)權(quán)的芯片化解決手段十分稀缺，遠(yuǎn)程測(cè)控遠(yuǎn)端的模塊在當(dāng)下市場(chǎng)上主要是基于ZIGBEE(CC2430)[2]、STC、STM32[3]單片機(jī)的，其外圍接口沒(méi)有專門針對(duì)水產(chǎn)養(yǎng)殖環(huán)境信息而設(shè)計(jì)，也不利于功能參數(shù)的增加和修改，尤其在多參數(shù)檢測(cè)方面與歐美許多儀器儀表公司如美國(guó)的YSI及HACH、意大利的HANNA和法國(guó)的POLYMERTON等相比尚有不小差距，作為全球最大的水產(chǎn)養(yǎng)殖國(guó)[4]，提高養(yǎng)殖設(shè)備的規(guī)范化、標(biāo)準(zhǔn)化以及自主知識(shí)產(chǎn)權(quán)水平十分必要。

在設(shè)計(jì)生產(chǎn)自主化集成芯片，無(wú)論是多項(xiàng)目晶圓(Multi Projects Wafer，MPW)還是工程流片[5]，在正式流片之前開(kāi)展有效驗(yàn)證，可以避免因設(shè)計(jì)失誤而造成的巨大損失。而現(xiàn)場(chǎng)可編程門陣列(FPGA)的現(xiàn)場(chǎng)可編程技術(shù)可使設(shè)計(jì)更為方便，大大減少設(shè)計(jì)費(fèi)用，其趨向于片上系統(tǒng)集成(System on Chip，SoC)技術(shù)，能將整個(gè)系統(tǒng)集成在一塊FPGA芯片上[6-7]，從而縮短系統(tǒng)設(shè)計(jì)周期，降低設(shè)計(jì)風(fēng)險(xiǎn)。正是由于其高集成度、高速、高可靠性等明顯特點(diǎn)，在基于芯片的設(shè)計(jì)和集成電路設(shè)計(jì)驗(yàn)證技術(shù)等方面具有非常廣闊的應(yīng)用前景。

1 材料與方法

1.1 模塊在系統(tǒng)總體設(shè)計(jì)中的定位

水產(chǎn)養(yǎng)殖環(huán)境信息的無(wú)線測(cè)控，從系統(tǒng)的角度看一般分為遠(yuǎn)端的信號(hào)處理和控制平臺(tái)、養(yǎng)殖區(qū)的無(wú)線測(cè)控模塊以及在水域的各種傳感器及控制設(shè)備。遠(yuǎn)端的信息處理和控制作為本系統(tǒng)的決策中心，其接收養(yǎng)殖區(qū)域的現(xiàn)場(chǎng)信息，根據(jù)專家決策軟件或經(jīng)驗(yàn)數(shù)據(jù)作出判斷，并將控制調(diào)整信號(hào)發(fā)送至現(xiàn)場(chǎng)的無(wú)線測(cè)控模塊，由模塊最終輸出控制信號(hào)調(diào)整設(shè)備狀態(tài)，實(shí)現(xiàn)系統(tǒng)的閉環(huán)控制。

在現(xiàn)實(shí)中遠(yuǎn)端的處理與決策可用人工智能(AI)模式結(jié)合各種手持智能終端實(shí)現(xiàn)，無(wú)線傳輸方式可以選擇移動(dòng)網(wǎng)絡(luò)GSM無(wú)線通訊系統(tǒng)、無(wú)線數(shù)傳電臺(tái)、物聯(lián)網(wǎng)(ZIGBEE)等手段實(shí)現(xiàn)，測(cè)控模塊在本系統(tǒng)中則采用基于FPGA的結(jié)合維護(hù)成本相對(duì)較低的無(wú)線數(shù)傳來(lái)實(shí)現(xiàn)，其功能是現(xiàn)場(chǎng)環(huán)境傳感測(cè)量和控制執(zhí)行，系統(tǒng)的另外一部分是遠(yuǎn)端的智能決策系統(tǒng)。圖1為系統(tǒng)總體框圖。

圖1 基于FPGA 模塊的水產(chǎn)養(yǎng)殖環(huán)境信息 無(wú)線測(cè)控系統(tǒng)框圖

Fig．1 Block diagram of wireless measurement and control system for aquaculture information based on FPGA module

1.2 驗(yàn)證模式的選擇

近年來(lái)，基于FPGA集成密度和數(shù)據(jù)帶寬的增加，已有很多公司推出了成熟的FPGA產(chǎn)品。這些公司一般選用高端的FPGA和大容量的邏輯器件，支持可配置互聯(lián)，能夠進(jìn)行大規(guī)模集成電路的功能驗(yàn)證，設(shè)計(jì)了具有代表性的驗(yàn)證系統(tǒng)[8-9]，其快速和高準(zhǔn)確性是FPGA原型驗(yàn)證最大的優(yōu)點(diǎn)[10]。 本質(zhì)上，F(xiàn)PGA也是一種集成電路，在FPGA上實(shí)現(xiàn)ASIC原型，相當(dāng)于在實(shí)際硬件上實(shí)現(xiàn)ASIC電路。FPGA的原型驗(yàn)證流程與用FPGA進(jìn)行設(shè)計(jì)的流程基本相同，一般均采用自頂而下的流程方法。流程主要包括驗(yàn)證規(guī)劃、設(shè)計(jì)輸入、綜合、行為仿真、實(shí)現(xiàn)(翻譯、映射、布局布線)、時(shí)序分析、板級(jí)調(diào)試、結(jié)果對(duì)比分析[11-13]，這些工作的完成基于XILINX ISE14.7設(shè)計(jì)平臺(tái)。基于FPGA的原型驗(yàn)證使用的都是真實(shí)的器件、接口等，因此可以保證較高的驗(yàn)證準(zhǔn)確性。

在驗(yàn)證規(guī)劃階段，確定了測(cè)控模塊的FPGA驗(yàn)證：自底而上，板級(jí)硬件驗(yàn)證，即"模塊級(jí)-系統(tǒng)級(jí)"的遞進(jìn)式驗(yàn)證策略。首先驗(yàn)證測(cè)控電路各子模塊的功能，然后再驗(yàn)證整個(gè)測(cè)控模塊電路的功能以及實(shí)際工作性能，逐次遞進(jìn)，保證項(xiàng)目第一部分實(shí)驗(yàn)的可靠性。

1.3 無(wú)線測(cè)控模塊功能設(shè)計(jì)

無(wú)線測(cè)控模塊的設(shè)計(jì)重點(diǎn)考慮將來(lái)芯片的自主化以及接口變化便利問(wèn)題，采用了XILINX公司的SPARTAN 3E系列FPGA為核心來(lái)實(shí)現(xiàn)，它能實(shí)現(xiàn)可編程邏輯、連接功能和專用硬 IP 的獨(dú)特成本優(yōu)化型平衡，從而充分滿足低成本應(yīng)用的需求，適用于邏輯集成、DSP協(xié)處理和嵌入式控制。無(wú)線測(cè)控模塊的硬件設(shè)計(jì)框圖如圖2所示。

圖2 基于FPGA的無(wú)線測(cè)控模塊設(shè)計(jì)框圖

1.3.1 無(wú)線收發(fā)選型

AS62-T20 是一款100 mW、高穩(wěn)定性、工業(yè)級(jí)的無(wú)線數(shù)傳模塊。模塊采用SX1278主芯片，LORA 擴(kuò)頻傳輸，TTL電平輸出，兼容3.3 V 與5 V的IO 口電壓。連接示意圖如圖3所示。

圖3 無(wú)線串口模塊連接示意圖

該模塊采用高效的循環(huán)交織糾錯(cuò)編碼算法，編碼效率高，糾錯(cuò)能力強(qiáng)，在突發(fā)干擾的情況下，能主動(dòng)糾正被干擾的數(shù)據(jù)包，最大連續(xù)糾錯(cuò)64 Bit，可明顯提高模塊的抗干擾性和傳輸距離。在沒(méi)有采用糾錯(cuò)算法的情況下，這種數(shù)據(jù)包只能被丟棄。LORA 擴(kuò)頻使模塊具有更遠(yuǎn)的通信距離。AS62 的設(shè)計(jì)工作頻率為410～441 MHz，共計(jì)32 個(gè)信道，每個(gè)信道間隔1M，可配置 65 536 個(gè)地址(便于組網(wǎng)，支持廣播和定點(diǎn)傳輸)，可在線修改串口波特率、收發(fā)頻率、發(fā)射功率、射頻速率等各種參數(shù)，傳輸距離3 km。

1.3.2 現(xiàn)場(chǎng)及控制數(shù)據(jù)存儲(chǔ)

養(yǎng)殖水環(huán)境現(xiàn)場(chǎng)有本地?cái)?shù)據(jù)的采集與存儲(chǔ)，數(shù)據(jù)包括溶氧、pH、溫度等，這些數(shù)據(jù)原始信息都基本為模擬量，也有一些傳感器是開(kāi)關(guān)量輸出，因此存儲(chǔ)采集的內(nèi)容設(shè)計(jì)為模數(shù)轉(zhuǎn)換后的數(shù)據(jù)，以及隔離采樣數(shù)據(jù)和開(kāi)關(guān)數(shù)據(jù)等，還有本地現(xiàn)場(chǎng)的手動(dòng)控制數(shù)據(jù)，當(dāng)無(wú)線測(cè)控模塊接收主機(jī)發(fā)送的控制數(shù)據(jù)時(shí)，除了及時(shí)控制現(xiàn)場(chǎng)調(diào)節(jié)設(shè)備，也需要及時(shí)保存該數(shù)據(jù)在模塊的I2C存儲(chǔ)器24C01中。數(shù)據(jù)存儲(chǔ)內(nèi)容及地址分配見(jiàn)表1。

表1 數(shù)據(jù)存儲(chǔ)內(nèi)容及地址分配

1.3.3 模數(shù)轉(zhuǎn)換通道設(shè)計(jì)

采用TLC549，它是8位串行A/D轉(zhuǎn)換器芯片，可與通用微處理器、控制器通過(guò)CLK、CS、DATA OUT三條口線進(jìn)行串行接口。具有4MHz片內(nèi)系統(tǒng)時(shí)鐘與CLK獨(dú)立工作，轉(zhuǎn)換時(shí)間最長(zhǎng)17μs，TLC549為40 000次/s。總失調(diào)誤差最大為±0.5LSB，典型功耗6 mW。采用差分參考電壓高阻輸入，抗干擾，可按比例量程校準(zhǔn)轉(zhuǎn)換范圍，VREF-接地，VREF+-VREF-≥1V，可用于較小信號(hào)的采樣[14]。CLK、CS、DATA OUT三條線與FPGA相連，通過(guò)FPGA內(nèi)部接口設(shè)計(jì)的電路時(shí)序，完成對(duì)外部模擬信號(hào)的采樣。

1.3.4 控制信號(hào)輸出與驅(qū)動(dòng)

本模塊設(shè)計(jì)的主要功能之一是根據(jù)現(xiàn)場(chǎng)數(shù)據(jù)接收遠(yuǎn)端決策控制信號(hào)，對(duì)現(xiàn)場(chǎng)水環(huán)境進(jìn)行調(diào)節(jié)控制，控制對(duì)象為增氧機(jī)和進(jìn)出水泵，由于模塊本身的輸出電壓基本為3.3V，因此需要在輸出端加驅(qū)動(dòng)及保護(hù)至控制繼電器。增氧泵是系統(tǒng)的主要控制對(duì)象，其是否正常工作直接決定了能否為魚(yú)塘充氧。增氧能力和動(dòng)力效率是衡量增氧泵性能的重要指標(biāo)。為了達(dá)到良好的增氧效果，系統(tǒng)選用葉輪式增氧機(jī)，額定電壓220 V，額定功率1.5 kW，動(dòng)力效率≥1.4 kg/(kW·h)，增氧能力2.25 kg/h[15]。在模塊的電路中設(shè)有兩片高耐壓、大電流復(fù)合晶體管IC—ULN2003，可以輸出14路驅(qū)動(dòng)控制信號(hào)，其輸入端與FPGA-I/O口直接相連。

1.4 環(huán)境信息傳感與執(zhí)行電路

1.4.1 溶氧測(cè)量

溶氧測(cè)量探頭采用DO-958-BF極譜型溶氧膜電極，極譜型溶氧測(cè)量的特點(diǎn)是壽命長(zhǎng)、電極響應(yīng)時(shí)間短。無(wú)氧時(shí)傳感器中無(wú)電流；有氧時(shí)溶氧濃度以電流的形式被送入調(diào)理電路[16]。由于I-V變換的弱電流測(cè)量方法是常用的弱電流檢測(cè)方法，其中的反饋電流放大型測(cè)量電路結(jié)構(gòu)較簡(jiǎn)單，轉(zhuǎn)換線性較好，電路頻率響應(yīng)特性較好，在加入有效的硬件和軟件抗干擾措施后，可提高測(cè)量的精度和穩(wěn)定性[17]。因此，測(cè)量的電路是按照基于反饋式電流放大器型I-V轉(zhuǎn)換原理進(jìn)行設(shè)計(jì)，其基本電路如圖4所示，其輸入輸出關(guān)系如下：

(1)

式中：V0—輸出電壓，V；RF、R1、R2均為電阻值，Ω；Is為輸入電流值，A。該電壓通過(guò)模數(shù)轉(zhuǎn)換TLC549，將溶氧采樣數(shù)值轉(zhuǎn)換為8位串行數(shù)據(jù)，存入本地測(cè)控模塊上傳至決策系統(tǒng)進(jìn)一步計(jì)算和控制。

圖4 溶氧測(cè)量電路的弱信號(hào)放大

1.4.2 溫度測(cè)量

溫度傳感器采用AD590，為電流型溫度傳感器，具有非常好的線性輸出性能。

圖5 溫度測(cè)量電路

當(dāng)環(huán)境溫度為0 ℃，其輸出電流為273 μA，流過(guò)AD590的電流與絕對(duì)溫度成正比，溫度每增加 1 ℃，其輸出電流增加1μA，即電流與溫度的關(guān)系為：I=(273+T)μA，由AD590組成的攝氏溫度測(cè)溫電路[18]如圖5所示。根據(jù)以上關(guān)系式，ADC采樣數(shù)值參考為：電路轉(zhuǎn)換輸出電壓U0的最低分辨率為3 V/255=0.012 V，測(cè)量魚(yú)塘水溫0 ℃ ～50 ℃，實(shí)際采樣數(shù)值為T×5，T表示攝氏溫度數(shù)值。

1.5 基于VERILOG的電路模型設(shè)計(jì)

針對(duì)前文圖2所示的模塊設(shè)計(jì)，選擇VERILOG HDL來(lái)描述邏輯設(shè)計(jì)的硬件電路，主要包含以下電路模塊：開(kāi)關(guān)量采樣、異步通訊接口、I2C總線接口、自主定義的模塊與決策端通訊狀態(tài)機(jī)、串行ADC的時(shí)序接口、硬件電路信號(hào)輸出，以及相關(guān)的數(shù)據(jù)和地址控制電路。內(nèi)部主要數(shù)據(jù)流的關(guān)系見(jiàn)圖6所示。

圖6 FPGA電路模型設(shè)計(jì)

FPGA在系統(tǒng)驗(yàn)證帶來(lái)的益處有：邏輯功能全面驗(yàn)證、部分電路時(shí)序驗(yàn)證、潛在的Bug發(fā)現(xiàn)、邏輯綜合過(guò)程驗(yàn)證、加快設(shè)計(jì)流程、減少重新制版幾率、降低成本和加快廠商系統(tǒng)產(chǎn)品開(kāi)發(fā)。本實(shí)驗(yàn)階段的芯片選用XILINX SPARTAN3S 250E，基于SRAM工藝，優(yōu)點(diǎn)是使用標(biāo)準(zhǔn)的CMOS工藝，不需要任何復(fù)雜工序[19]。使用Verilog對(duì)整個(gè)系統(tǒng)進(jìn)行硬件描述、邏輯綜合、翻譯、映射、布局布線等，最后通過(guò)ISE開(kāi)發(fā)平臺(tái)將整個(gè)控制電路集成到一個(gè)FPGA芯片中，減少了外界對(duì)系統(tǒng)的干擾，便于將來(lái)系統(tǒng)升級(jí)，對(duì)現(xiàn)場(chǎng)電路連接方式的控制較靈活。在實(shí)際驗(yàn)證設(shè)計(jì)中采取以下指令內(nèi)容方式(表2)。

表2 FPGA遠(yuǎn)程測(cè)控模塊的簡(jiǎn)要協(xié)議與指令

Tab. 2 Brief protocol and instruction of FPGA remote measurement and control module

工作協(xié)議指令內(nèi)容檢查本地?cái)?shù)據(jù)1、設(shè)置SWADDR對(duì)應(yīng)存儲(chǔ)空間地址2、點(diǎn)按SWREAD按鈕手動(dòng)設(shè)置1、設(shè)置SWADDR對(duì)應(yīng)存儲(chǔ)空間地址2、設(shè)置SWDATA內(nèi)容3、點(diǎn)按SWWRITE按鈕遠(yuǎn)程查詢1、發(fā)送對(duì)應(yīng)信道和地址模塊FF命令2、模塊采樣本地?cái)?shù)據(jù)LOCAL＿DATA3、數(shù)據(jù)寫(xiě)入本地存儲(chǔ)區(qū)域4、向主機(jī)發(fā)送數(shù)據(jù)遠(yuǎn)程控制1、發(fā)送對(duì)應(yīng)信道和地址模塊F0命令2、對(duì)應(yīng)模塊接收主機(jī)HOST＿DATA3、寫(xiě)入模塊存儲(chǔ)區(qū)域4、控制字對(duì)應(yīng)控制輸出修改

2 測(cè)控結(jié)果

2.1 實(shí)驗(yàn)測(cè)試結(jié)果

實(shí)驗(yàn)在成都農(nóng)林科學(xué)院進(jìn)行，系統(tǒng)初始化后，主機(jī)通過(guò)采樣指令開(kāi)始接收傳感器檢測(cè)到的各項(xiàng)數(shù)據(jù)，依次獲取溶氧、溫度等參數(shù)，將獲取值與設(shè)定值比較，根據(jù)專家決策做出相應(yīng)的動(dòng)作，從而實(shí)現(xiàn)自動(dòng)控制。本項(xiàng)目現(xiàn)場(chǎng)模塊對(duì)傳感器數(shù)值不做任何判定和描述，直接根據(jù)時(shí)序傳遞給后端主機(jī)，由主機(jī)根據(jù)數(shù)據(jù)庫(kù)做出相應(yīng)的顯示和控制。應(yīng)用測(cè)試中，將本地模塊放于浮標(biāo)桶內(nèi)，采用干電池供電，在距離1 000 m左右的室內(nèi)對(duì)采集數(shù)據(jù)進(jìn)行比較分析，時(shí)間跨度從9:00到17:00，間隔采樣時(shí)間1 h，實(shí)際測(cè)試結(jié)果見(jiàn)表3。可以看出，該模塊對(duì)水產(chǎn)養(yǎng)殖環(huán)境信息的檢測(cè)與標(biāo)準(zhǔn)參考值的相對(duì)誤差基本滿足使用需求。

表3 FPGA無(wú)線測(cè)控模塊對(duì)水產(chǎn)養(yǎng)殖環(huán)境信息的測(cè)試

2.2 資源利用摘要

在最后的功能性驗(yàn)證前，分模塊進(jìn)行了板級(jí)硬件驗(yàn)證。本驗(yàn)證項(xiàng)目器件的資源利用(面積)摘要見(jiàn)表4。

表4 器件利用摘要

2.3 主要模塊構(gòu)成

通過(guò)ISE14.7平臺(tái)以及FPGA電路模型設(shè)計(jì)框圖，VERILOG描述的主要接口模塊為模數(shù)轉(zhuǎn)換ADC549.V，無(wú)線串口UART_TX.V，UART_RX.V及波特率發(fā)生器，數(shù)據(jù)存儲(chǔ)I2C.V及數(shù)據(jù)產(chǎn)生模塊，指令接口狀態(tài)機(jī)模塊FF_FSM.V，F(xiàn)0_FSM.V，以及顯示模塊DISPLAY.V。

3 討論

3.1 采樣數(shù)據(jù)的處理

本實(shí)驗(yàn)對(duì)水池的溫度和溶氧的測(cè)試和控制，采樣數(shù)據(jù)經(jīng)過(guò)弱信號(hào)放大，再經(jīng)過(guò)A/D變換傳輸?shù)經(jīng)Q策系統(tǒng)。數(shù)據(jù)的波動(dòng)問(wèn)題，由于放大器以及變換器環(huán)境噪聲的影響，在FPGA中的本地?cái)?shù)據(jù)需要在控制決策前進(jìn)行一系列濾波算法，考慮到溫度、溶氧等參數(shù)在測(cè)量過(guò)程中變化比較緩慢，我們使用限幅濾波和固定窗長(zhǎng)滑動(dòng)均值濾波算法來(lái)消除干擾[20]。系統(tǒng)采用的滑動(dòng)均值濾波算法如下：

(2)

式中：A—以固定長(zhǎng)度的數(shù)組代表采樣數(shù)值；N—采樣窗口長(zhǎng)度數(shù)值，其數(shù)據(jù)來(lái)自于采樣值利用數(shù)值拼接[21]的思路，實(shí)現(xiàn)限幅后采樣數(shù)組固定窗口的移動(dòng)：

A[N-1:0]={A[N-2:1],X[K]}

(3)

即A[0]的數(shù)值來(lái)源于限幅濾波算法的X[K]，N=12[20]。限幅濾波算法的數(shù)學(xué)表達(dá)式：

(4)

式中：X(K)—第K次取值；S(K)為第K次A/D采樣原始數(shù)值；S(K-1)為第K-1次A/D采樣原始數(shù)值；R為前后兩次采樣數(shù)值的差，濾掉不合常理脈沖干擾造成的采樣失真。實(shí)驗(yàn)結(jié)果證明采樣數(shù)據(jù)得到了很好的平滑。

3.2 FPGA原型設(shè)計(jì)向標(biāo)準(zhǔn)芯片的轉(zhuǎn)換

由于FPGA有固定的設(shè)計(jì)約束和要求以及定義明確的標(biāo)準(zhǔn)功能，可以視FPGA為標(biāo)準(zhǔn)產(chǎn)品，而不管是標(biāo)準(zhǔn)單元還是門陣列，它們都不是采用標(biāo)準(zhǔn)工藝來(lái)進(jìn)行集成電路設(shè)計(jì)或加工的，在設(shè)計(jì)時(shí)可能的選項(xiàng)很多；同時(shí)在流片過(guò)程中，工藝參數(shù)也會(huì)有所不同。如果電路設(shè)計(jì)不合理、電路時(shí)序有隱患，將設(shè)計(jì)好的電路從FPGA轉(zhuǎn)換到ASIC會(huì)面臨一定的風(fēng)險(xiǎn)[22]。在芯片化、標(biāo)準(zhǔn)化的后續(xù)工作中，實(shí)驗(yàn)不含覆蓋率的驗(yàn)證，在版圖之前還應(yīng)該注意復(fù)位問(wèn)題、短脈沖問(wèn)題、時(shí)鐘樹(shù)問(wèn)題，需要對(duì)設(shè)計(jì)進(jìn)行調(diào)整。實(shí)際驗(yàn)證過(guò)程中，將會(huì)遇到很多問(wèn)題和障礙，這主要是由于FPGA驗(yàn)證實(shí)現(xiàn)和ASIC實(shí)現(xiàn)之間存在著一些諸如物理結(jié)構(gòu)、速度及電路規(guī)模的區(qū)別[23-25]。這是項(xiàng)目下一步需要完成的工作。

在本系統(tǒng)模擬驗(yàn)證模塊的各種功能，包括手動(dòng)設(shè)置參數(shù)、數(shù)據(jù)存儲(chǔ)、無(wú)線接收、發(fā)送以及相應(yīng)的指令狀態(tài)機(jī)，水環(huán)境信息的傳感、放大、采樣及A/D變換，整個(gè)基于FPGA設(shè)計(jì)的模塊可實(shí)現(xiàn)基本的功能和設(shè)計(jì)要求，3S250e還有足夠的資源可以進(jìn)行擴(kuò)展。在本項(xiàng)目設(shè)計(jì)中，采用FPGA的全局時(shí)鐘，其偏差足夠小，布局使用時(shí)鐘緩沖和驅(qū)動(dòng)，力爭(zhēng)具有最小的時(shí)鐘偏差和最大的扇出[26]。

4 結(jié)論

采用基于FPGA設(shè)計(jì)的遠(yuǎn)程水環(huán)境信息測(cè)控模塊，能有效實(shí)現(xiàn)信息的采樣和傳輸，配合遠(yuǎn)端的人工智能決策平臺(tái)可對(duì)養(yǎng)殖水環(huán)境進(jìn)行實(shí)時(shí)測(cè)控；其低成本以及后期增加傳感器接口的便利，在養(yǎng)殖環(huán)境控制等領(lǐng)域的應(yīng)用具有廣闊的前景；FPGA模塊功能電路的設(shè)計(jì)過(guò)程及測(cè)試結(jié)果表明，該模塊研究有利于在該項(xiàng)目的后期實(shí)現(xiàn)專用芯片的自主化，推進(jìn)水產(chǎn)養(yǎng)殖專用模塊及芯片化進(jìn)程。

□

[1] 黃一心,徐皓,劉晃.我國(guó)漁業(yè)裝備科技發(fā)展研究[J].漁業(yè)現(xiàn)代化,2015,42(4):68-74.

[2] 張新榮,徐保國(guó).基于CC2430的水產(chǎn)養(yǎng)殖環(huán)境信息檢測(cè)系統(tǒng)設(shè)計(jì)[J].漁業(yè)現(xiàn)代化,2011,38(2):17-20.

[3] 劉輝,范良忠,劉鷹.基于 STM32 的溶氧監(jiān)測(cè)儀設(shè)計(jì)[J].漁業(yè)現(xiàn)代化,2016,43(2):28-32.

[4] 安倩倩,肖勇.漁業(yè)貸款與海洋漁業(yè)經(jīng)濟(jì)增長(zhǎng)的關(guān)系研究—基于VAR模型的實(shí)證分析[J].海洋開(kāi)發(fā)與管理,2015(1):75-78.

[5] 古進(jìn).超大規(guī)模集成電路設(shè)計(jì)流程中的驗(yàn)證技術(shù)及實(shí)踐[D].杭州:浙江大學(xué),2004.

[6] 郭兵,沈艷,林永宏等.SoC技術(shù)原理與應(yīng)用[M].北京:清華大學(xué)出版社,2006: 25-26.

[7] JESSE H J.Designing with FPGA And CPLD [M].NJ: Prentice Hall,1995: 13-17.

[8] 繆綱.面向視頻后處理芯片的FPGA原型流程的研究和實(shí)現(xiàn)[D].杭州:浙江大學(xué),2004.

[9] CUPAK M ,CATTHOOR F .Efficient system-level functional verification methodology for multimedia applications[J]. Design & Test of Computers,IEEE 20(7),2003 :56-64.

[10] DOUG A,AUSTIN L,RENE R.FPGA-Base Prototyping Methodology Manual.Synopsys Inc.[EB/OL].[2017-07-12].https://www.synopsys.com/company/resources/synopsys-press/fpga-based-prototyping-methodology-manual.html

[11] 孫玉煥.64位CPU的FPGA原型驗(yàn)證[J].現(xiàn)代電子技術(shù),2007,30(21):158-160.

[12] 劉慧.基于SOC嵌入式處理器調(diào)試系統(tǒng)的開(kāi)發(fā)與研究[D].武漢:武漢紡織大學(xué),2013.

[13] 徐文波,田耘.Xilinx FPGA開(kāi)發(fā)實(shí)用教程[M].北京:清華大學(xué)出版社,2012: 36-39.

[14] TEXAS INSTUMENTS.TLC549 Data Sheet.[EB/OL].[2017-04-03],http://www.alldatasheet.com/datasheet-pdf/pdf/28912/TI/TLC549.html.

[15] 劉海陸.基于 GSM 的魚(yú)塘增氧泵的遠(yuǎn)程控制研究[D].舟山:浙江海洋學(xué)院,2014．

[16] 趙馨惠,俞秀生.極譜式在線溶解氧分析儀有關(guān)問(wèn)題探討[J].化工自動(dòng)化及儀表,2007,34(1):94-96.

[17] 林偉,付昌偉.nA級(jí)電流檢測(cè)電路和抗干擾技術(shù)研究[J].微納電子技術(shù),2008,45(7): 419-422.

[18] 劉冬香.基于CPLD/FPGA的溫度測(cè)控系統(tǒng)的設(shè)計(jì)[J].機(jī)電工程技術(shù),2009,38(12): 20-21.

[19] MAXFIELD C M.FPGA設(shè)計(jì)指南器件、工具和流程[M] .杜生海,刑聞,譯.北京:人民郵電出版社,2007:221-225.

[20] 李麗華.蛋雞體溫與生產(chǎn)性能參數(shù)動(dòng)態(tài)監(jiān)測(cè)關(guān)鍵技術(shù)研究及應(yīng)用[D].保定：河北農(nóng)業(yè)大學(xué),2014.

[21] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 [M].2版,北京：北京航空航天大學(xué)出版社,2008:41-42.

[22] 王國(guó)章,高校良,于宗光,等.從FPGA到ASIC的風(fēng)險(xiǎn)與對(duì)策[J].電子與封裝,2007,7(1)29-31.

[23] 邱益波.高性能嵌入式處理器的FPGA驗(yàn)證[D].上海:上海交通大學(xué),2014.

[24] 張斌.基于FPGA的智能卡芯片驗(yàn)證方法研究與實(shí)現(xiàn)[D].北京:北京工業(yè)大學(xué),2011.

[25] 豐玉田,付宇卓,趙峰.大規(guī)模SOC設(shè)計(jì)中的高效FPGA驗(yàn)證技術(shù)的研究與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用,2006,32(2):110-114.

[26] 竇建華,孫強(qiáng),陸俊峰.基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版),2009(3):54-57.

DesignofwirelessmeasurementandcontrolmoduleforaquacultureenvironmentbasedonFPGA

LINYonghong1，YANGZhuangzhi2，LIUHongtao1,ZHANGXiaoli2,LIUJiaxing2

(1SchoolofSoftware,ChengduPolytechnic,Chengdu610041,China；2FisheriesInstitute,ChengduAcademyofagriculturalandForestrySciences,Chengdu611130,China)

In view of the present condition in the aquaculture in our country where wireless remote information monitoring system is mainly with mature microcontrollers as the core control parts,which is difficult to meet the current situation of special interface requirements and the lack of independent core controllers in the industry.With standardization and chip autonomy as the ultimate goal,a module based on field programmable gate array(FPGA) scheme was proposed to realize AD conversion,digital interface,control output and drive,and aquaculture field data storage and remote communication and control.Through the research and design of the main links of the wireless measurement and control module,the remote measurement and control of the temperature and dissolved oxygen information of the aquaculture were realized by the module of the prototype to the system FPGA functional verification method.The system test and board-level experiment results showed that the design can meet the requirements of water environment measurement and control module with low-costs,scalable interfaces and standardized core controllers.

FPGA;remote measurement and control module;aquaculture

10.3969/j.issn.1007-9580.2017.06.008

2017-09-19

四川省教育廳重點(diǎn)項(xiàng)目(17ZA0141)

林永宏(1969—)，男，高級(jí)工程師，碩士，研究方向：應(yīng)用電子技術(shù)及嵌入式系統(tǒng)應(yīng)用。E-mail：dse-ltd@126.com

楊壯志(1962—)，男，碩士，研究員，研究方向：水產(chǎn)遺傳育種、增養(yǎng)殖技術(shù)等。E-mail: yangzhuangzhi8@163.com

TP23；S969.39

A

1007-9580(2017)06-043-07