基于故障預測提高FPGA回寫效率

胡中澤

（安徽理工大學，安徽 淮南 232000）

一、簡介

隨著可編程邏輯器件被廣泛應用于當下人們生活的各個領域中，其可以通過硬件修補和升級，使新產品能快速地進入市場領先競爭對手而受到生產商的青睞。這些器件，特別是現場可編程門陣列（FPGA），曾經只在開發階段才使用的可編程邏輯器件現在被認為是專用集成芯片（ASIC）的很好替代品。FPGA的特點主要包括：易于原型化，減少了設計和測試階段，縮短了進入市場的時間，特別是在生產過程中可糾正開發缺陷的可能性。

目前最先進的FPGA使用靜態RAM（SRAM）存儲單元來存儲實現的設計,相比于基于閃存的設備，提高了配置存儲器存取時間和提供無限數量的配置。基于SRAM的器件最主要缺點是對輻射的敏感性，表現為一個單一的事件的形式翻轉，這使得因其低成本、高性能的能力，包括提高他們的可靠性性能的附加層的自定義的現成（COTS）設備成為趨勢。因此，一些制造商已經廣泛研究COTS設備中的輻射效應，將它們暴露于高輻射劑量，并為系統設計者提供諸如回寫和時間/空間冗余等信息和技術，以克服這些影響。在這種情況下，回寫指定了一種方法來處理SRAM配置內存中的錯誤，隨著時間的推移，只需刷新它的內容即可，它復制了通常的FPGA啟動過程，指定用戶設計的位流定期從外部永久存儲器加載到內部SRAM配置存儲器，系統設計人員可以決定回寫的使用，并根據所需的可行性和實施系統的性能，確定回寫是瞬間還是周期。

基于真實的FPGA的生產系統受故障影響，表現出高的錯誤延遲，并且存在交互故障。在后一種情況下，多個錯誤的組合產生一個系統故障，當單獨發生時不會發生，因此，可以通過使用某種形式的回寫技術來改善這種系統的可行性。由此提出和探討從FPGA嵌入式傳感器，以及來自外部來源的數據，如何連續調整回寫參數。

在這種情況下，基于故障預測，使設備能夠滿足：一減少回寫機制的侵擾，通過激活它只在需要的時候，而不是使用整個周期的方法；二通過激活較少的回寫機制，改善功耗；三增加一級系統的可靠性，應對動態環境和硬件老化；此外，這種方法也減輕了系統設計人員對可靠性的考慮及其規范。

二、部分動態重構

最高性能和容量的FPGA在操作過程中使用SRAM單元存儲它們的配置。在啟動時，該配置內存的內容從永久存儲中初始化，該存儲保存用戶實現的設計（比特流），當放置在惡劣的環境中，甚至在出現一些制造或老化缺陷時，這些設備可能會出現故障，從而在配置內存中產生錯誤。

為了避免可編程邏輯器件中錯誤的積累，制造商引入了錯誤檢測和糾正機制（如ECC和循環冗余校驗（CRC）），雖然有效，但是提出了一些限制：ECC允許最多，雙錯誤檢測和單糾錯每幀——在FPGA最小的可尋址單元和CRC是全局配置存儲器。由于檢測多比特錯誤幀的難度，制造商在FPGA外部引入回寫機制，將可編程邏輯器件中的內容定期重新從永久存儲記憶中重載。這種方法有一些缺點：一是固定時間的入侵。由于需要停止所有的模塊在FPGA運行，加載原始配置存儲器的內容，并重新啟動；二是系統狀態在應用程序中需要一個專門的分布式的內存文件系統，來減輕內存壓力確保模塊擁有快速大量的數據讀寫能力；三是需要外部硬件支持，緩慢的外部接入接口（JTAG，Select Map）等。

隨著部分動態重構（PDR）的引入，支持FPGA資源的時間復用，可以使用小部分設備區域來執行整個時間的不同任務，根據需要重新配置FPGA的專用區域，從而增加間隔尺寸。使用內部配置訪問端口（ICAP）接口的可編程邏輯器件，減少了對外部組件的依賴支持回寫，因此，在相同的應用程序中使用更小的設備，降低了功耗；為了減少時間的侵擾和避免額外的外部硬件支持回寫使用，可以利用PDR，這讓我們在使用FPGA的邏輯單元實現回寫，同時減少重構延遲；為了在回寫器和受保護模塊之間提供必要的隔離，后者可以在可重構分區（RP）中實現。此RP在圖1中顯示，虛線表示FPGA的區域，該區域將被刷新。

該設備同時還包含了幾個內部傳感器（溫度、輸入電壓等），用于監視設備的正確功能，并通過led的組合通知用戶各種錯誤狀態。

圖1 故障預測在開發板中實現

三、故障預測回寫

敏感的實時系統有非常嚴格的時序要求，在這樣的系統中使用簡單的技術回寫存在較大的功耗和侵擾，并且系統也缺乏改變操作環境所需的適應性。本文研究的方法是試圖使可編程邏輯器件保持相同的能力，以消除潛在的錯誤，同時滿足回寫頻率，達到操作環境所需的性能和實際設備狀態。

1.系統架構

本文提出的系統架構是基于一個額外的組件，命名為故障預測回寫，在FPGA可編程邏輯實現（見圖1）。此組件負責在需要時觸發受保護模塊（PM）的部分重新配置。它從FPGA內部和外部收集來自不同來源的信息。這個組件由四個不同的模塊組成：

配置記憶洗滌器（CMS）；

健康評估（HA）；

故障預測（FP）；

日志記錄器（DL）。

CMS模塊的接口與ICAP通過一個PLB總線連接，用于重新配置的目的和外部永久記憶，也是存儲PM比特流的地方。它是由FP去重啟可編程邏輯器件，也可由故障注入器在評估階段。

HA模塊通過TCP/IP連接從內部FPGA傳感器和外部數據源接口收集數據，以收集有關操作環境條件的信息此模塊向FP提供相關數據。在特定情況下，PM輸入和輸出的范圍是有界的，并且預先知道，HA組件可以連續監視其接口以檢測即將出現的問題。

FP模塊實現了基于故障預測的機器學習算法。它還指示CMS在需要時觸發數據，基于HA發送的數據。

日志記錄器（DL）也可以存儲所有相關數據，以便與其他容錯方法的結果進行比較和分析。

2.數據源

來自嵌入式傳感器內部數據提供有關設備狀態的輸入故障預測回寫組件。由開發板中器件的具體情況，可以知道工作溫度和直流變換器輸出電壓。如果知道變換器輸出電壓的波動或預期的溫度上升，由于高過載或短路（當SEU影響路由資源），則可以預測即將發生故障，還可以實施新的探針在FPGA配置存儲器，提供關于FPGA的邏輯元件的退化的有價值信息：監控開關元件在CLB延遲；捕捉它們的輸出持續時間很短等問題。

外部信息可來自其他來源，如Web服務，提供關于太陽輻射爆發和環境條件（溫度、濕度、壓力等）的信息，或連接到FPGA的外部傳感器（瞬時功耗等）。

3.系統驗證

在第一階段，系統會運行不同的工作負載和DL模塊將采集的FPGA傳感器數據到外部存儲，該實驗將重復幾次，PM進行故障注入，使用故障注入器進行可重構嵌入式設備。然后進行相關分析：一是收集的傳感器數據；二是所引入的配置內存錯誤；三是檢測到的系統故障。在系統有故障信號時的PM輸出不同于一個試驗輸出 （無故障注入實驗），利用所采集的數據對機器學習算法進行訓練并將其投入運行。當它預測一個即將發生的由于一個錯誤或長時間的延遲或多個交互錯誤累積的故障時，允許觸發PM的完全回寫。然后，將建議的方法與PM的非回寫實現和定期的一次回寫實施，不同的回寫頻率進行比較。這些方法的可靠性評估將使用故障注入進行。

四、結束語

在本文中，基于故障預測提出了一種新的方法，以提高FPGA的性能，通過自適應回寫，能考慮到嵌入式傳感器的設備正確信息，以及外部環境數據，而不是周期性地對一個永久的時間侵擾，消耗更多的功率。

參考文獻：

[1]JUNMIN WU,XIAODONG ZHU,TAO LI,XIUFENG SUI,WBSP:A NovelSynchronizationMechanismforArchitectureParallelSimulation[J].ComputersIEEETransactionson.2016（65）:992-1005.

[2]CHRISTIAN BIENIA,KAI LI.Fidelity and scaling of the PARSECbenchmark inputs[J].Workload Characterization （IISWC）IEEE InternationalSymposiumon,2010:1-10.

[3]DAVY GENBRUGGE,STIJN EYERMAN,LIEVEN EECKH OUT.Interval simulation:Raising the level of abstraction in architectural simulation[J].High Performance Computer Architecture（HPCA）2010IEEE16th International Symposium on.2010:1-12.

[4]蔣毅.IP路由器原理與技術[M].西安:西北工業大學出版社,2012:242-244.

[5]胡先志,劉一.光纖通信概論[M].北京:人民郵電出版社,2012.

[6]袁健.現場可編程門陣列（FPGA）技術在航空電子中的應用初探[J].航空電子技術，2016（1）：15-19.

[7]茅靖峰，申海群，顧菊平，等.Lab VIEWFPGA實時仿真在現代電力電子技術實驗教學中的應用[J].實驗室研究與探索，2016（9）：108-113.