潘陽卉,程龍寶,楊 振
(上海航天電子技術研究所,上海 201109)
鎖相環是現代頻率合成的主流技術,其由鑒相器、環路濾波器和壓控振蕩器組成[1]。環路濾波器是鎖相環頻率合成器系統的重要組成部分,本身有時域積分、頻域低通濾波的作用,可以濾除鑒相器輸出的比較電壓中的雜波成分,更重要的是在鑒相器和壓控振蕩器設計完成時,通過調節環路濾波器參數可以控制整個鎖相環的性能,所以其設計的好壞決定了該系統的相位噪聲、雜散和跳頻時間等重要指標[2]。按其組成電路可分為完全由阻容元件組成的無源環路濾波器和含有有源器件(運算放大器)的有源環路濾波器。當鑒相器的輸出電壓不能滿足VCO壓控端要求時,必須采用有源環路濾波器,而有源環路濾波器階數的選擇和運放芯片的選擇鮮少有人進行專門介紹,本文分別從理論和實際分析有源環路濾波器階數和運放芯片參數對鎖相環的影響。
有源環路濾波器的結構可根據不同鑒相器[3]的輸出分為單端輸入和雙端輸入2種,分別如圖1和圖2所示。市場上采用電荷泵結構的鑒相器,輸出多為單端形式,如頻率合成器芯片AD4106的鑒相輸出等,也有一些芯片未采用電荷泵結構直接雙端輸出比較電壓[4],如超低相噪指標的鑒頻鑒相器芯片HMC440QS16G等。

圖1 單端有源環路濾波器

圖2 雙端有源環路濾波器
電荷泵鎖相環在鑒頻鑒相器后加了電荷泵電路[5],連接方式如圖3所示。電荷泵鎖相環理論上能產生無限的直流增益、無窮大的頻率牽引范圍[6],并且獲得零靜態相位誤差[7]。

圖3 電荷泵連接方式
不論有源環路濾波器或是無源環路濾波器、單端結構環路濾波器或是雙端結構環路濾波器都可以設計出不同階數的環路濾波器,文獻[8-9]分析了不同階數的電荷泵鎖相環環路濾波器的設計。本文所有實驗基于HMC440QS16G芯片,因此下面對雙端結構的環路濾波器進行分析。
環路濾波器最基本的功能就是濾除比較頻率中紋波成分,環路濾波器的階數越高,其截止區域梯度越陡峭[10],更容易抑制紋波,但是與之而來的是更大的相位滯后,構成的鎖相環也越難以穩定[11]。所以常采用三階及以下的有源環路濾波器,四階及以上的環路濾波器在工程中很難見到。
基于相位誤差和相位噪聲指標,分析由不同階數有源環路濾波器構成的鎖相環系統的性能。
相位誤差是表征環路跟蹤性能的參數[12-13]。設輸入相位情況為θi(t),環路相位誤差傳遞函數為E(S)。
(1)
實時相位誤差的拉式變換為:
θe(S)=θi(S)E(S)。
(2)
穩態相位誤差可由式(3)求得:
(3)

(4)
式中,λ為拉格朗日因子。在頻率階躍輸入(跳頻系統)時,最佳環路濾波器傳遞函數F(S)為:
(5)
式中,wn為最佳環路帶寬,設Ps為輸入信號功率,W0為輸入單邊噪聲譜密度,則wn滿足:
(6)
可知跳頻系統的最佳環路濾波器為一階有源環路濾波器。
理論上,一階有源環路濾波器在大多數情況已經能滿足設計要求,相比其他階數環路濾波器,有無條件穩定(理論上,實際要考慮相位余量)、在維納準則等多種準則下有最佳的性能和易于鎖定等優點。
但是實際應用中的鎖相環,環中常常有寄生相移的影響,比如鑒相器輸出端的倍頻分量和載頻的泄露[14],需要在放大器的輸入端加一個低通濾波器。在VCO前也需要加一節低通濾波器來濾除有源環路濾波器中的運放可能存在的自激等雜波,這構成了工程上最常用的環路濾波器模型,如圖4所示。其開環伯德圖的大致形狀如圖5所示。

圖4 工程實用有源濾波器

圖5 伯德圖
fH、fL為增益曲線的2個拐點,
(7)
fH/fL越大,即fH、fL之間間隔頻率越寬,相位返回量越大,因此為了獲得更大的穩定帶寬和相位返回量,在實際應用中常常省去R1a和R1b電阻。此時環路濾波器平坦部分的增益由R2a、R3a電阻比值決定。
運放的部分參數對鎖相環的性能有很大影響,甚至是某些性能的限制性因素,工程上進行鎖相環設計時,往往會忽視運放的影響,從而無法達到理想的鎖相環系統性能指標,因此運放需要通過理論分析認真選擇。文獻[15]詳細介紹了運放的各個參數的物理意義,本文針對單位增益帶寬、壓擺率和等效輸入噪聲電壓3個參數,結合實驗更明確地指出其對鎖相環系統可能造成的影響。
為了比較不同運放芯片對鎖相環系統造成的影響,表1給出了本文使用的不同運放芯片的主要性能參數。
表1 運放芯片參數

運放型號B1/MHzSRVnOP27GS82.8 V/μs3 nV/Hz@10 kHzAD82541125 V/s12 nV/Hz@10 kHzAD844602 000 V/μs2 nV/Hz@10 kHz
單位增益帶寬(B放的單位增益帶寬不足,運放在實際工作時處于非線性狀態,鎖相環的性能也將受到影響,嚴重時將造成失鎖。一般來說,單位增益帶寬要大于10倍的環路帶寬。
鎖相環輸出頻率較高,并且對跳頻時間有較高要求的情況下,環路帶寬較大,此時單位增益帶寬將成為限制環路帶寬的主要因素,進而影響跳頻時間參數。
采用如圖6所示的電路,比較單位增益帶寬參數對鎖相環系統的影響。試驗電路中鑒相器采用HMC440QS16G,VCO采用HEV6012,觀察在輸出頻點6.8 GHz,環路帶寬1 MHz時的鎖相環輸出。

圖6 試驗電路原理
試驗電路鎖定狀態的結果如表2所示。從表2可以看出,OP27GS芯片的單位增益帶寬較小,在環路帶寬較大時無法再表現為理想的積分器,環路失鎖。
表2 試驗電路鎖定狀態

電路采用運放OP27GSAD825AD844電路狀態失鎖鎖定鎖定
壓擺率SR是由輸入端的階躍變化所引起的輸出電壓的變化速率,有源濾波器中,運放的電壓作為VCO的控制電壓,SR也就成了鎖相環跳頻時間的限制條件[16],但是目前運放芯片的壓擺率參數基本都能滿足使用要求,經測試表明,AD825芯片也能設計出跳頻時間在1 μs左右的鎖相環系統。
SR有時由2個參數SR+、SR-表示,分別表示正向轉移和負向轉移時的擺速,實際應用中,一般要選擇SR+、SR-大小相等的運放。
等效輸入噪聲電壓(Vn)把運放內部噪聲電壓折合成一個與兩輸入引腳并聯的理想電壓源。該噪聲電壓將疊加到VCO的輸入控制電壓上,造成輸出信號相位抖動,即相位噪聲。
鎖相環對于VCO噪聲的傳遞函數相當于一個高通濾波器[13],因此環路帶寬內的噪聲被濾除,運放的等效輸入噪聲電壓將主要影響環外相位噪聲性能。
采用如圖6所示的原理圖,測試輸出頻點7.2 GHz,環路帶寬500 kHz時的相位噪聲。
不同運放組成的鎖相環系統相位噪聲測試結果如表3所示。經測試,采用不同運放芯片組成的鎖相環系統,環內相噪受影響較小,環路帶寬附近及帶外差別較大,與理論分析結果一致。
表3 不同運放組成的鎖相環系統相位噪聲測試結果

相位噪聲/(dBc/Hz)OP27GSAD825AD844@10 kHz-112.92-114.61-112.59@100 kHz-109.00-106.79-110.18@500 kHz-99.91-99.62-106.63@1 MHz-98.76-96.99-111.33
有源環路濾波器的設計是鎖相系統中的一個要點,本文重點分析了有源環路濾波器階數和運放參數對鎖相系統的影響。在實際工程中選用合適的濾波器階數至關重要,本文只分析了跳頻系統的最適宜有源環路濾波器結構,不同應用場景、系統需求下的最佳結構可以類似進行分析。對不同運放參數進行獨立介紹,并且實驗驗證了不同運放參數對鎖相環系統的影響,對有源環路濾波器的設計具有指導意義。
[1] GARDNER F M .鎖相環技術[M].姚劍清,譯.北京:人民郵電出版社,2007.
[2] 趙彥芬.頻率合成器環路濾波器的設計[J].無線電工程,2006,36(4):39-41.
[3] 張澄.高頻電子電路[M].北京:人民郵電出版社,2006.
[4] 劉穎.鎖相環中鑒相器和環路濾波器的設計[D].西安:西安電子科技大學,2013.
[5] GARDNER F.Charge-Pump Phase-Lock Loops[J].IEEE Transaction on Communications,1980,28(11):1849-1858.
[6] VAN P M.Analysis of a Charge-Pump PLL:A New Model[J].IEEE Transaction on Communications,1994,42(7):2490-2498.
[7] 陳文煥.電荷泵鎖相環的基礎研究[D].成都:電子科技大學,2005.
[8] 張濤,陳亮.電荷泵鎖相環環路濾波器參數設計與分析[J].現代電子技術,2008,31(9):87-90.
[9] 廉吉慶,陳大勇,翟浩.電荷泵鎖相環環路濾波器的設計與優化[J].時間頻率學報,2015(1):38-43.
[10] 華成英,童詩白.模擬電子技術基礎[M].4版.北京:高等教育出版社,2006.
[11] 遠坂俊昭.鎖相環 (PLL) 電路設計與應用[M].北京:科學出版社,2006.
[12] 楊士中.鎖相技術基礎[M].北京:人民郵電出版社,1978.
[13] 王福昌,魯昆生.鎖相技術[M].武漢:華中科技大學出版社,2009.
[14] 張厥盛,鄭繼禹,萬心平.鎖相技術——高等學校工科電子類教材[M].西安:西安電子科技大學出版社,1994.
[15] 張大鶴.環路濾波器中運放參數對鎖相環性能影響分析[J].無線電工程,2016,46(7):64-66.
[16] Bruce Carter.運算放大器權威指南[M].北京:人民郵電出版社,2014.