一種多上位機的地震儀采集系統設計

劉小虎

?

一種多上位機的地震儀采集系統設計

劉小虎

（海軍工程大學電氣工程學院，武漢 430033）

為提高地震儀信號采集系統集成化、智能化水平和信號采集的精度，以高性能多路模數轉換器件ADS1256為核心、高性能處理器STM32F103為主控制器，設計了多上位機的地震儀采集系統。采用基于LabVIEW編程的上位機實現人機交互，通過以太網實現上下位機之間的信號傳輸，可以單下位機服務多上位機。通過實測表明，該系統可以通過上位機自主設置量程和采樣速率，實現了采樣系統量程和采樣速率的實時調整。

ADS1256 STM32F103 LabVIEW 以太網 多上位機

0 引言

地震儀廣泛應用于全國各地的地震情況狀態監測與控制之中，在預防地震中起到了重要作用。目前地震儀主要的問題是配套的地震儀信號采集系統不完善[1-3]。為提高地震儀信號采集系統集成化、智能化水平和信號采集的精度，以高性能多路模數轉換器件ADS1256為核心、高性能處理器STM32F1為主控制器，結合基于LabVIEW編程的上位機，設計了一種多上位機的地震儀信號采集系統。該系統可以通過上位機自主設置量程和采樣速率，實現了采樣系統量程的實時調整，可以兼容多個上位機。在簡化測量裝置、提高地震預測能力上具有重大意義[4-7]。

1 系統概述

地震儀信號采集系統設計的基本思路是：先將地震儀檢測到的信號通過前級信號處理，將差分信號轉成單端信號，通過模擬多路選擇開關對信號進行選擇性衰減，利用濾波電路濾除高頻噪聲。濾除高頻噪聲后的信號送給A/D轉換模塊進行模數轉換。然后CPU模塊通過SPI總線實時讀取A/D模塊轉換后的數字信號，并對信號進行處理和判斷后發送給上位機，同時也將GPS信號發送給上位機，并實時將采集的地震儀數據和GPS數據按格式存儲到SD卡中。上位機對信號進行顯示和存儲，并發送量程、采樣頻率、上下限值、整定波輸出設置等命令給CPU模塊，CPU模塊根據上位機傳來的命令進行相應操作。該采集系統的優點是，通過選擇性信號衰減電路與ADS1256自帶的可調節增益放大器結合，可通過上位機實時調整采樣系統量程和采樣速率。系統結構框圖如圖1所示。

圖1 系統結構框圖

2 系統硬件設計

地震儀信號采集系統硬件部分有電源模塊、前級信號處理模塊、A/D轉換模塊、CPU模塊、SD卡存模塊、GPS模塊、整定波輸出模塊、防雷電保護模塊。其中，電源模塊通過220 V/24 V的AC/DC電源適配器將電源接入系統，再通過IB2405S、RA2-2424P、LM1117-3.3等DC/DC轉換模塊為系統各硬件模塊供電，CPU、SD卡存儲等較成熟模塊這里不做詳細介紹。

2.1 前級信號處理模塊

由于從地震儀到信號處理模塊存在較長的距離，采用系統抗電磁干擾能力強的差分方式傳輸地震波信號，能最大程度的減小信號的失真。在設計時，考慮到ADS1256為8通道芯片，只能單端8通道或者差分四通道采集。根據地震儀輸出差分信號的特點，項目采用INA134模塊將信號轉換成單端信號。差分信號轉單端信號的電路如圖2所示。

圖2 差分信號轉單端信號電路

地震波信號幅值不允許超過AD1256最大測量幅值，故需要通過分壓電阻進行信號衰減，分壓電阻的精度對采集系統具有極大的影響，所以分壓電阻要求是高精度、低溫漂的電阻。而ADS1256內部可編程增益放大器的放大倍數由芯片內的ADCON寄存器的PGAO、PGA1、PGA2聯合控制，PGA的值在1到64之間，結合硬件衰減，測量量程可最小可以到78.125 mV，最大可以到20 V。通過合理設置模塊的量程，能有效提高信號測量的分辨率。

2.2 A/D采樣模塊電路

對于模數轉換芯片，參考電壓的紋波直接影響采樣的性能，因此要求參考電壓具有極低的噪聲和溫漂，以得到最佳的轉換結果。為解決該問題，在A/D采樣模塊中，設計獨立的參考電源模塊。2.5 V參考電壓通過AD780芯片生成，該芯片溫度漂移低至3 ppm/℃、微功耗、低壓差、性能穩定，能很好的滿足采集芯片對參考電壓的要求。參考電壓電路如圖3所示。

圖3 參考電壓電路

為防止模擬地和數字之間存在電壓，影響芯片的性能，故采用模擬地和數字地分開的方式，在單端用零歐姆電阻短接。由于ADS1256的數字IO引腳沒有使用，所以接地，以防止多余的功耗。由于模擬電源超過5.2 V時，容易燒毀ADS1256，因此使用REF5050芯片為A/D模塊提供模擬電源，并均在數字電源和模擬電源輸入端并聯0.1mF陶瓷電容和10mF鉭電容濾波，以穩定電源并防止電壓變化幅度過大燒毀芯片。設置RC濾波器來限制信號的高頻噪聲，并在印制電路板上盡量縮短信號輸入線，減少噪聲引入。

2.3 以太網模塊電路設計

以W5500為核心的以太網模通信塊電路如圖所示，W5500正常工作時，需提供3.3 V數字電源和3.3 V模擬電源。W5500的XI、XO為時鐘引腳，共外接25MHz石英晶體振蕩電路；RSTn為復位引腳，低電平有效，和單片機I/O引腳連接，由單片機控制W5500進行復位；PMODE2、PMODE1、PMOD0為網絡工作模式選擇引腳，設置為“所有功能，啟動自動協商”；EXRES1為外部參考電阻引腳，外接一個精度為1%的12.4 kΩ外部參考電阻，為內部模擬電路提供偏壓；TOCAP為外部參考電容引腳，外接一個4.7 μF電容而且到該電容的走線要盡量短一些，以保證內部信號的穩定；1V2O為內部穩壓器1.2 V電壓輸出引腳，外接一個10nF電容；SCSn為W5500的SPI接口片選引腳，低電平有效；RXN、RXP為差分信號接收引腳；TXN、TXP為差分信號發送引腳；SCLK為SPI時鐘輸入引腳；MISO為SPI主機輸入從機輸出引腳；MOSI為SPI主機輸出從機輸入引腳；INTn為W5500中斷輸出引腳，低電平有效。

圖4 W5500為核心的以太網模通信塊電路

W5500是高頻芯片，容易受到電磁波干擾，芯片工作不穩定會造成接收數據包的丟失，因此設計者應當注意電磁兼容性問題，在電路設計時PCB板應當合理敷銅。W5500硬件電路設計中的復位信號非常重要，但容易被忽略，若用簡單RC電路，即使能實現復位功能，但效果并不理想。本次設計采用STM32F1的I/O口作為復位信號，這樣一方面能確保W5500與STM32F1之間的同步，另一方面，如果連接斷開或工作失敗，STM32F1能對W5500進行及時控制。TCT和RCT兩引腳為變壓器收/發端的中心抽頭，設計時應接3.3 V。另外RJ-45的外殼應當接大地，但盡量不要連接供電電源的地。TXOP/TXON，RXIP/RXIN的PCB走線盡量平行且等長。

3 軟件設計

W5500芯片集成了TCP/IP協議棧，即芯片本身就集成了網絡層和傳輸層相關的協議，在軟件只需要初始化芯片配置即可實現以太網數據的收發。即配置本機的MAC地址寄存器模式寄存器、中斷屏蔽寄存器、重發時間和次數寄存器、重發寄存器、網關地址寄存器、本機IP地址寄存器等。初始化過程結束后，W5500可以以TCP和UDP等模式打開Socket，進行數據的收發[10]。本文采用W5500查詢寄存器方式工作，通過MCU定時中斷控制數據的發送速率，程序設計流程圖如圖5所示。

圖5 W5500程序設計流程圖

圖6 波形顯示

4 系統測試

通過信號發生器模擬地震波橫波、縱波和垂直波的信號，并同時通過交換機連接5臺計算機，以測量采集系統的性能。經測試，系統兼容性強，能多臺上位機同時工作。上位機顯示如圖6所示，可以看出，地震儀信號采集系統能較好的采集并顯示信號模擬地震信號的波形。

5 小結

為提高地震儀信號采集系統集成化、智能化水平和信號采集的精度，設計了一種多上位機的地震儀信號采集系統。該系統通過硬件與軟件結合的方式來調整系統的測量量程，以適應不同場合下地震波的測量。與地震儀進行聯調，對采集系統進行了驗證，從結果看，信號采集系統測量精度高、誤差小、工作穩定，能夠服務多上位機。

[1] 施湛. 基于MEMS傳感器的高精度地震波采集系統研究[D]. 杭州: 杭州電子科技大學, 2014.

[2] 臧昊. 地震波靜力觸探測試系統的研制[D]. 南京: 東南大學, 2016.

[3] 王瑞娟. 鄂爾多斯蘇南黃土山區地震資料采集技術[J]. 內蒙古煤炭經濟, 2017, (7): 48-49.

[4] 施湛, 董林璽. 基于MEMS傳感器的高精度地震波采集系統[J]. 機電工程, 2013, 30(12): 1524-1527.

[5] 王威. 基于新型MEMS傳感器的地震波采集系統[D]. 杭州: 杭州電子科技大學, 2012.

[6] 鞏稼民, 侯斌, 楊祎. 高速差分傳輸線的設計[J]. 西安郵電大學學報, 2015, 20(02): 41-46.

[7] 趙志超. 高速差分傳輸線模型的分析與設計[D]. 西安: 西安電子科技大學, 2012.

Design of a Seismograph Aquisition System With Multi-position Machine

Liu Xiaohu

(School of Electrical Engineering, Naval University of Engineering, Wuhan 30033, China)

TM933.2

A

1003-4862（2018）06-0052-04

2018-03-21

劉小虎（1976-），男，博士。研究方向：逆變技術及其應用。Email：2847403138@qq.com