單軸應變Si納米NMOSFET電特性優化

廖晨光，郝敏如

(西安電子科技大學 微電子學院，陜西 西安 710071)

隨著微電子集成電路技術的快速發展，以互補型金屬氧化物為核心的半導體技術已進入納米尺度，由于納米器件二級物理效應對集成電路正常工作產生一定的影響，為了進一步提高集成電路的性能, 國內外各研究機構都迫切開發各種新技術[1-4]。載流子遷移率高、帶隙可調，且與傳統Si工藝兼容等為應變Si技術的優勢，故其是目前提高應變集成技術的重要途徑之一[5-9]。在應變Si技術中, 單軸應變相對于雙軸應變更適用于CMOS集成電路制造，因而倍受關注。圍繞單軸應變Si MOSFET的性能進行了大量研究[10-16]。然而目前對于小尺寸單軸應變Si NMOSFET器件溝道中產生應變的機理分析的欠缺以及影響應變器件電學特性參數優化的研究鮮有報道。

因此，針對以上問題，本文利用Sentaurus TCAD軟件，通過對MOS器件源、柵、漏上淀積氮化硅薄膜來分析溝道中應力的變化，同時對應變器件的結構參數進行優化，進一步提高了器件的電學性能。采用軟件仿真分析的方法來優化器件的工藝參數，為小尺寸單軸應變Si NMOSFET器件制造工藝提供了有效參考。

1 溝道中單軸應力的產生

首先，將NMOS的金屬柵、側墻以及柵介質層去掉, 僅在“NMOS”上方僅覆蓋了一層SiN薄膜，其結構如圖1 (a)所示。圖1 (b)為其對應的Sentaurus-TCAD應力分布仿真結果圖。由圖1(b)可見, 當“NMOS”表面水平的時候，晶格失配存在于收縮的張應力膜中，同時在溝道長度方向上器件的長度一定，所以在源/漏區以及溝道中不會產生形變。……