光纖通道總線采集器中高速數(shù)據(jù)傳輸技術(shù)的研究與實(shí)現(xiàn)

張?jiān)? 張延練

摘 要 新一代航空電子系統(tǒng)將光纖通道作為首要高速串行總線，光纖通道具有通道傳輸?shù)母咚傩院途W(wǎng)絡(luò)傳輸?shù)撵`活性，當(dāng)前流行的通道標(biāo)準(zhǔn)和網(wǎng)絡(luò)協(xié)議都可以依托光纖通道運(yùn)行。目前其傳輸速率高達(dá)1Gbps以上，要采集記錄光纖通道航電總線數(shù)據(jù)，重點(diǎn)與難點(diǎn)將是系統(tǒng)間的高速數(shù)據(jù)傳輸技術(shù)。文章研究應(yīng)用PCIe總線體系結(jié)構(gòu)，采用軟件硬件化思想，利用DMA讀取方式來完成采集記錄來自光纖通道網(wǎng)絡(luò)的高速數(shù)據(jù)。

關(guān)鍵詞 光纖通道；總線數(shù)據(jù)采集；PCIe

中圖分類號 TP3 文獻(xiàn)標(biāo)識碼 A 文章編號 1674-6708（2018）217-0146-03

數(shù)據(jù)總線技術(shù)發(fā)展越來越快，在部隊(duì)使用中越來越廣泛。目前已發(fā)展到光纖通道數(shù)據(jù)總線階段。當(dāng)前電子戰(zhàn)時(shí)代，數(shù)據(jù)信息作為重要的戰(zhàn)略資源，傳輸越來越迅捷，各個(gè)武器裝備之間的信息交換量越來越大，要求越來越高。在此大環(huán)境下，航空電子系統(tǒng)急需一種先進(jìn)快速的數(shù)據(jù)傳輸總線來傳輸航空器系統(tǒng)的大量的數(shù)據(jù)信息。光纖通道（Fiber Channel）作為新一代航空電子高速串行總線[ 1 ]，光纖通道具有通道傳輸?shù)母咚傩院途W(wǎng)絡(luò)傳輸?shù)撵`活性，當(dāng)前流行的通道標(biāo)準(zhǔn)和網(wǎng)絡(luò)協(xié)議都可以依托光纖通道運(yùn)行。因此，以光纖通道來替代傳統(tǒng)總線將成為先進(jìn)的綜合航電系統(tǒng)互聯(lián)的必然選擇[2]。

1 光纖通道在航空電子環(huán)境的應(yīng)用

航空電子環(huán)境發(fā)展日新月異，光纖通道根據(jù)使用環(huán)境發(fā)展變化提供了一組有關(guān)在航空電子環(huán)境中應(yīng)用的協(xié)議子集FC-AE（Fiber Channel Avionics Environment），規(guī)范了在航空環(huán)境中光纖通道交換網(wǎng)絡(luò)與環(huán)路拓?fù)溥B接設(shè)備的選擇。FC定義了點(diǎn)對點(diǎn)（Point-To-Point）、仲裁環(huán)（Arbitrated Loop）和交換機(jī)（Fabric）3種基本的拓?fù)浣Y(jié)構(gòu)[3]。目前成立了一個(gè)研究光纖通道用于航空電子環(huán)境的分委員會(huì)（ANST FC-AE），主要作用是描述并發(fā)展對光纖通道基本標(biāo)準(zhǔn)的航空電子增強(qiáng)專用系統(tǒng)[4]。FC-AE包含了無簽名的匿名消息傳輸（ASM）、MIL-STD-1553高層協(xié)議、虛擬接口（VI）、FC輕量協(xié)議（FCLP）、遠(yuǎn)程直接存儲(chǔ)器訪問協(xié)議（RD-MA）5個(gè)不封。每個(gè)部分都可用于不同的航空電子系統(tǒng)，達(dá)到高速傳輸數(shù)據(jù)的目的。

2 光纖通道航電總線采集系統(tǒng)方案設(shè)計(jì)

光纖通道由于其通信速率高的優(yōu)點(diǎn)在當(dāng)今信息時(shí)代得到廣泛應(yīng)用，目前光纖的速率高達(dá)達(dá)到2Gb/ s甚至4Gb/s。要對光纖通道傳輸?shù)臄?shù)據(jù)進(jìn)行測試，首先應(yīng)滿足測試設(shè)備具備高的傳輸帶寬。從這方面講，系統(tǒng)設(shè)計(jì)首先要保證帶寬足夠不丟數(shù)據(jù)，同時(shí)還要有比光纖通道更高的數(shù)據(jù)傳輸處理速度。設(shè)計(jì)方案為達(dá)到高速數(shù)據(jù)傳輸處理的目的選用了第3代I/O總線標(biāo)準(zhǔn)PCIe作為系統(tǒng)的傳輸總線。本系統(tǒng)硬件主要實(shí)現(xiàn)光纖通道數(shù)據(jù)的接收和存儲(chǔ)，首先將接收到的光信號通過光電轉(zhuǎn)換器成電信號，然后傳輸至現(xiàn)場可編程陣列（FPGA）內(nèi)部，PCIe協(xié)議在FPGA內(nèi)完成，通過PCIe總線傳輸至PC內(nèi)存進(jìn)行數(shù)據(jù)打爆，數(shù)據(jù)打包通過千兆以太網(wǎng)傳送到機(jī)載通用數(shù)據(jù)記錄器進(jìn)行記錄。設(shè)計(jì)方案如圖1所示。

3 高速傳輸技術(shù)研究與實(shí)現(xiàn)

3.1 硬件平臺(tái)設(shè)計(jì)

硬件設(shè)計(jì)首先是通過前端將光信號轉(zhuǎn)換成電信號。設(shè)計(jì)核心是通過FPGA的硬核實(shí)現(xiàn)高速數(shù)據(jù)接收、處理和傳輸，同時(shí)打上系統(tǒng)時(shí)間標(biāo)記，恢復(fù)出的數(shù)據(jù)放入DDR2緩存，然后主機(jī)以直接存儲(chǔ)器存取（Direct Memory Access，DMA）方式讀入內(nèi)存待后端用戶應(yīng)用軟件處理。本系統(tǒng)硬件設(shè)計(jì)的關(guān)鍵是光纖通道數(shù)據(jù)的事實(shí)高速的數(shù)據(jù)接收、處理和傳輸。硬件設(shè)計(jì)的整體框圖，如圖2所示。

硬件平臺(tái)主要有光纖接口模塊，F(xiàn)PGA主控模塊，PCIe總線邏輯，DMA控制邏輯，DDR2高速緩存模塊，電源管理模塊，時(shí)鐘管理模塊和復(fù)位電路等組成。

3.2 FPGA設(shè)計(jì)

根據(jù)系統(tǒng)設(shè)計(jì)要求，F(xiàn)PGA選型首先考慮支持PCIe 4Lanes接口、具備PowerPC處理器硬核、以及邏輯規(guī)模3個(gè)方面。XC5VFX200T器件具有24路的RocketIO和多達(dá)960個(gè)用戶IO，其RocketIO支持CRC編碼生成和校驗(yàn)、支持150Mbps～6.5Gbps多種通信速率、支持SATA、PCIe、RapidIO、接收器可以根據(jù)編程實(shí)現(xiàn)時(shí)間均等功能、以及FC等多種高速通信接口編碼和電平特性；根據(jù)各個(gè)型號性能比較后，采用了V5的FXT系列。該系統(tǒng)有兩個(gè)PowerPC核心，單核心最高主頻550MHz，處理能力1000DMIPS；具備一級數(shù)據(jù)和指令Cache，大小均為32KB；具有7級流水線，Switch總線結(jié)構(gòu)，單周期多指令以及指令亂序執(zhí)行能力，并集成DMA控制器。

3.3 基于PCIe總線高速傳輸技術(shù)

3.3.1 PCIe總線介紹

PCI Express（PCIe）是第三代I/O總線技術(shù)，它采用串行、點(diǎn)到點(diǎn)的總線連接結(jié)構(gòu)，編程概念及通信標(biāo)準(zhǔn)沿用現(xiàn)有的PCI標(biāo)準(zhǔn)，軟件與PCI向下兼容，目前用來連接第三代通信設(shè)備。編碼采用8b/10b機(jī)制，以此來保證數(shù)據(jù)傳輸?shù)倪B續(xù)性，PCIe總線在通信模式方面采用時(shí)鐘數(shù)據(jù)恢復(fù)同步技術(shù)，有效避免了時(shí)鐘和數(shù)據(jù)的不同步，保證數(shù)據(jù)傳輸?shù)倪B續(xù)性和可靠性。另外PCIe采用LVDS信號，電壓小功耗低，廣泛應(yīng)用于通信系統(tǒng)中。目前單個(gè)信道帶寬高達(dá)250MBps。信道可以以x1、x2、x4、x8、x16和x32 的的方式組合，達(dá)到極高的傳輸帶寬。由于PCIe總線的顯著優(yōu)點(diǎn)，逐漸取代PC I總線而得到了廣泛的應(yīng)用[3]。

3.3.2 PCIe接口設(shè)計(jì)

PCIe協(xié)議非常復(fù)雜，在實(shí)際應(yīng)用中為了實(shí)現(xiàn)PCIe協(xié)議解析的快速性與實(shí)時(shí)性，設(shè)計(jì)將采用“軟件硬件化”設(shè)計(jì)思路應(yīng)用到光纖通道航電總線采集器，硬件選用FPGA具有PCIe協(xié)議處理能力，同時(shí)內(nèi)嵌PCIe端點(diǎn)模塊。利用頂層協(xié)議的靈活性有效地平衡數(shù)據(jù)解析、高速傳輸?shù)膶?shí)時(shí)性，通過硬件實(shí)現(xiàn)高速解析上層協(xié)議的結(jié)果。PCIe接口集成物理層、鏈路層、傳輸層，系統(tǒng)時(shí)鐘和復(fù)位接口，包含了多條發(fā)送和接收鏈路，通過配置接口，可讀取PCIe核內(nèi)部的配置寄存器，判斷IP核的當(dāng)前狀態(tài)。PCIe 核的邏輯結(jié)構(gòu)見圖3所示。

設(shè)計(jì)使用的DMA引擎在該邏輯結(jié)構(gòu)的基礎(chǔ)上增加，DMA直接通過主機(jī)接管所有的FC幀的數(shù)據(jù)內(nèi)容傳輸，每條PCIe總線提供至少200MB/s的主機(jī)通信帶寬。V5器件集成的PCIe硬核通過在User Application接口（PCIe Local接口）增加DMA以及ASM協(xié)議調(diào)度收發(fā)邏輯，通過設(shè)備控制和協(xié)議處理功能實(shí)現(xiàn)各個(gè)模塊之間數(shù)據(jù)通信，完成高速光纖通道數(shù)據(jù)的接收處理和傳輸。PCIe接口是系統(tǒng)各個(gè)模塊之間數(shù)據(jù)交換的接口，主機(jī)各個(gè)模塊之間的數(shù)據(jù)訪問都是通過PCIe接口實(shí)現(xiàn)的。

3.4 DMA控制器

一種不經(jīng)過CPU而直接在內(nèi)存與外設(shè)之間進(jìn)行數(shù)據(jù)交換的模式即是DMA方式。DMA適用于大規(guī)模數(shù)據(jù)交換的場合，各個(gè)模塊之間實(shí)現(xiàn)高吞吐率，高性能，低CPU占用率。PCIe總線與各個(gè)模塊之間數(shù)據(jù)交互通過DMA方式進(jìn)行。DMA模式基于FPGA實(shí)現(xiàn)簡單，方案中只需對FPGA的幾個(gè)寄存器操作就可設(shè)置PCIe總線的DMA工作方式。通過實(shí)驗(yàn)室數(shù)據(jù)傳輸對比分析，DMA模式更能發(fā)揮PCIe總線的寬帶優(yōu)勢，經(jīng)過測試表明，通過DMA模式的數(shù)據(jù)傳輸速度達(dá)到了普通模式的4倍之多。因此方案設(shè)計(jì)中采用FPGA變成實(shí)現(xiàn)DMA模式下的數(shù)據(jù)傳輸。

4 結(jié)論

技術(shù)方案經(jīng)過邏輯仿真FPGA實(shí)現(xiàn)和實(shí)驗(yàn)室聯(lián)試，結(jié)果證明：光纖通道總線采集器高速通信傳輸接口滿足FC網(wǎng)絡(luò)的高速測試需求，實(shí)現(xiàn)了光纖通道總線采集器采集FC網(wǎng)絡(luò)數(shù)據(jù)高速采集、處理和傳輸要求。文章應(yīng)用PCIe總線體系結(jié)構(gòu)，采用軟件硬件化思想，利用DMA讀取方式來實(shí)現(xiàn)光纖通道航電總線采集器中高速數(shù)據(jù)傳輸與處理，對光纖通道總線試飛測試技術(shù)的研究和應(yīng)用具有一定的借鑒意義。

參考文獻(xiàn)

[1]Fibre Channel Avionics Environment[S]. ANSI. 2002.

[2]馬萍，唐衛(wèi)華，李緒志.基于PCI Exp ress總線高速數(shù)采卡的設(shè)計(jì)與實(shí)現(xiàn)[J].微計(jì)算機(jī)信息，2008，24（25）：116-118.

[3]楊阿鋒，吳帥，劉凱，等. PCIe接口高速數(shù)據(jù)傳輸卡的驅(qū)動(dòng)程序開發(fā)[J].中國測試技術(shù)，2008，34（2）：115.