針對20 μm 及以下間距的微凸塊工藝缺陷檢測的研究方法

M.Liebens，J.Slabbekoorn，A.Miller，E.Beyne，M.Stoerring，S.Hiebert，A.Cross

(Imec，比利時魯汶；KLA-Tencor公司，美國加州米爾必達)

隨著3D硅通孔（TSV）器件封裝技術進入產量提升階段，3D堆疊工藝集成流程的表征變得至關重要。為了達到更高的互連密度，微凸塊間距的尺寸已經縮小到20 μm甚至更小。為了實現芯片與芯片以及芯片與晶圓的垂直堆疊，微凸塊工藝控制必需具備高精度以及良好的重復性（見圖1）[1]。

圖1 三層背對面(back-to-face)芯片垂直接合的SEM傾斜視圖（頂部），20 μm間距的微凸塊和TSV的SEM橫截面圖像（底部）

微凸塊的工藝控制可以使用采樣量測和全晶圓檢測相結合的方法，這樣可以分別了解芯片和晶圓級別的微凸塊高度、直徑和共面性（見圖2），同時還可以檢測影響良率的關鍵缺陷(例如損壞、缺失或錯位的凸塊)并正確地判別每個芯片是否合格。如果錯誤地檢測芯片的共面性或者未能獲取影響良率的關鍵缺陷，就會造成芯片的錯誤分類并且認為它們可以進一步加工[1]。典型的芯片堆疊通常含有8個或更多個芯片，一個分類錯誤的芯片將會影響整個產品的良率。

圖2 關于微凸塊的直徑CD、凸塊高度（BH）和共面性（CO）的量測表征

關于缺陷率和量測的研究采用了兩種微凸塊類型（如表1所示)。 Imec的PTCO和PTCP封裝測試芯片使用了間距為20 μm的設計，最大封裝密度為30%。

在光刻膠涂覆、光刻顯影、光刻膠剝離和Cu種子層（Cu seed layer）蝕刻工藝步驟之后，對微凸塊進行缺陷檢測的內容包括涂覆后的光刻膠邊緣修復（EBR）的寬度、顯影后光刻膠中孔徑的臨界尺寸（CD）、微凸塊高度（BH）和共面性（CO）。這項關于微凸塊缺陷檢測的研究在兩年間連續采用了圖3所示的工藝流程，以確保獲得相關的缺陷類型，同時識別這些缺陷類型并確定其產生的影響。……