逐層刻蝕工藝在半導體器件制造中的應用

張軼銘，劉利堅

(北京北方華創微電子裝備有限公司，北京 100176)

1 等離子體刻蝕面臨的挑戰

等離子體刻蝕技術在集成電路、化合物半導體、MEMS（微機電系統）、先進封裝、LED等領域應用廣泛。然而，常規的等離子體刻蝕從時間維度看一般是連續刻蝕，面臨著以下幾個方面的挑戰：一是深寬比相關效應（ARDE）會導致高深寬比結構的刻蝕速率要比低深寬比結構的刻蝕速率低（如圖1a）；其二在于去除待刻蝕材料的同時，很難完好地保留下一層材料，存在一定的過刻蝕（如圖1b）；其三是等離子體中的高能離子還會導致被刻蝕材料的表面粗糙或內部損傷，引起器件電學性能變差。

圖1 常規等離子體刻蝕的挑戰

2 基于循環方式的逐層刻蝕

基于循環方式的逐層刻蝕在原理上與常規的等離子體刻蝕有所不同，可以有效改善常規等離子體刻蝕的深寬比相關效應，提高刻蝕選擇比，降低刻蝕粗糙度和損傷。

一種典型的逐層刻蝕方法如圖2所示，首先將結合氣體導入刻蝕腔，吸附于材料的表面，形成一個結合層。這一改性步驟具有自停止性，即表面一旦飽和，反應立即停止。接著，清除刻蝕腔中過量的結合氣體，并引入刻蝕氣體。刻蝕氣體形成等離子體后，通過離子轟擊材料表面，物理性去除之前產生的結合層，進而留下下層未經改性的表面。這種去除過程仍然是有自停止性的，因為一旦結合層被全部去除后，該過程也將終止，不會繼續去除下面的材料。上述步驟完成后，表面的一層材料即可被精確地去除。……