雷達通信一體化技術

韓曉娛，劉會紅， 張 暉

(1.中國電子科技集團公司第五十四研究所，河北 石家莊 050081;2.中國電子科技集團公司第二十八研究所，江蘇 南京 210007)

0 引言

雷達通信一體化設計,是雷達系統和通信系統的有機結合及資源共享，是近年軟件無線電平臺綜合一體化系統的主要發展方向。

根據應用方向的不同，雷達系統和通信系統的差異性主要體現在系統功能、發射功率及信號波形等方面。雷達系統的主要功能是發射雷達信號，通過對接收的目標回波進行處理來獲取目標的距離及速度等信息，一般采用強指向性天線，實現在一定發射功率下，快速準確地進行目標定位與目標探測。通信系統的主要功能是將數據調制到載波上進行連續信號的收發，一般采用全雙方式，天線指向性強，對信道特性要求較高，在一定信息速率、傳輸體制下進行高效準確安全的數據傳輸。由于系統功能的不同，雷達信號和通信信號的行進路程不同，因此各系統對發射功率的要求不同。雷達需要對二次散射的回波進行接收處理，一般要求較大的輻射功率，常規雷達的峰值發射功率一般在千瓦以上。通信系統傳輸距離相對雷達系統來說較短，因此通信系統對發射功率的需求小很多，一般不超過百瓦級。雷達波形可采用連續波(CW)和脈沖調制波形[2]。脈沖體制雷達收發采用同一天線。通信系統一般采用連續波信號，可采用FDMA，CDMA或TDMA傳輸體制[3-4]，為保證通信質量，一般會有前向糾錯，通過糾錯編譯碼，提高通信質量，減少發射功率。

雷達系統和通信系統研究的對象不同，所以長期以來被嚴格區分，但隨著近年軟件無線電技術的發展，一體化平臺功能越發強大，作為信息獲取和處理的電子設備，從工作原理、系統結構及工作頻段等方面來說，二者又具有許多相似之處，因此基于信號共享的一體化平臺設計成為雷達通信系統的發展方向。

1 一體化系統關鍵技術

雷達系統和通信系統都是電磁波的發射和接收過程,在系統硬件設計上二者有相當大的相似，都包含天線、射頻發射接收及數字信號處理器等。在頻率應用范圍上，通信系統已經在以前只屬于雷達范疇的頻段上工作，而雷達系統也在VHF中原屬于通信范疇的頻率段上工作[1]。因此盡管雷達系統和通信系統間存在許多差異，但在原理和系統結構上仍具有許多相似性。在應用頻率和信號的形式上，只要增加變頻系統和信號處理措施，可使雷達資源為通信系統所共用。一體化系統涉及傳輸體制設計、突發解調算法和高校糾錯編譯碼技術幾項關鍵技術。

1.1 雷達通信一體化傳輸體制設計

本文將雷達系統作為主系統來開展一體化設計。雷達系統采用脈沖體制，脈沖雷達周期性地向開放空間輻射脈沖形式的電磁波信號，其脈沖持續時間僅占發射周期的很小一部分。在脈沖體制下，發射機發射脈沖信號時，接收機的開關工作在“關”的狀態；當發射機沒有發射脈沖信號時，接收機的開關工作在“開”的狀態，可隨時接收回波信號[5]。

基于雷達系統，通信系統共用平臺的信號處理系統、射頻系統和天線系統。在工作體制方面,考慮到雷達功放具有較高的脈沖功率，功放不能長時間連續工作，通信系統選擇了脈沖體制工作模式，并按照脈沖工作模式設計了一種半雙工高速突發通信體制[6]。

雷達天線孔徑收發占空比設為10%，即發送50 μs，接收450 μs。對于通信系統，設計了一種突發通信體制。突發幀結構由同步頭、數據區和幀尾組成，同步頭采用BPSK調制體制；數據區采用QPSK(或8PSK)調制體制，采用碼長為8 064的LDPC編碼方式。其中幀同步頭為(1 024+128)bit；QPSK調制體制數據區為2個編碼塊。8PSK調制體制時數據區為3個編碼塊。幀同步頭用于定時、FFT頻率校正、載波恢復和數據區定位。幀格式如圖1和圖2所示[7]，傳輸速率與突發速率關系如表1所示。

圖1 QPSK突發幀結構

圖2 8 PSK突發幀結構

表1 傳輸速率與突發速率關系表

1.2 高速突發解調技術

基于高速突發通信體制，高速突發解調涉及2項關鍵技術：① 突發信號快速檢測及定時估計技術；② 突發信號快速載波恢復技術。針對關鍵技術開展了仿真及算法設計。

1.2.1 基于數據輔助的信號快速檢測及定時估計[8]

“010101”形式的單路同步數據長度為256 bit，成形濾波器與匹配濾波器的設計采用常規的平方根升余弦濾波器，滾降系數0.3,Eb/N0=5.3 dB，相對于符號速率的歸一化載波頻偏為0.1，仿真10 000次，結果如圖3所示。經過統計，信號檢測同步開銷為256 bit時，信號檢測概率為100%，虛警概率為4×10-4。通過仿真可以看出，定時估計的同步開銷為256 bit時，歸一化的定時估計誤差范圍為±0.06。

圖3 歸一化定時估計誤差的仿真結果

通過仿真得出了該定時估計誤差對解調誤碼率的影響，如圖4所示。由仿真結果可以看出，在Eb/N0=5.3 dB時，由±0.06的歸一化定時誤差造成的信噪比損失為0.2 dB左右。

圖4 定時誤差對誤碼率的影響

1.2.2 基于數據輔助的載波恢復[9]

單路輔助數據為‘010101’形式，長度為256 bit；成形濾波與匹配濾波滾降系數α=0.3；Eb/N0=5.3 dB；相對于符號周期的剩余歸一化定時誤差為0.06；相對于符號速率的歸一化載波頻偏為0.1；仿真10 000次，結果如圖5所示。

圖5 歸一化頻偏估計誤差的仿真結果

由仿真結果可知，載波頻偏估計的同步開銷為256 bit時，歸一化的載波頻偏估計誤差≤±1%，可以滿足鎖相環的入鎖要求。經過大量仿真統計，得到單路輔助數據長度為256 bit時鎖相環的相位跟蹤誤差在±π/20左右。仿真得出了該相位誤差對誤碼率的影響，如圖6所示。結合仿真圖可以看出，載波恢復總同步開銷為512 bit，其造成的信噪比損失在Eb/N0=5.3 dB時為0.65 dB左右。

圖6 載波相位誤差對誤碼率的影響

基于以上仿真分析，開展解調方案設計，原理如圖7所示，其中信號檢測與定時估計采用同步頭512個“1010”序列進行數據輔助估計完成的。利用幀捕獲模塊實現傳輸幀同步功能。

圖7 基帶解調單元工作原理圖

通過對傳輸幀幀頭一定長度的PN序列進行相關求和與能量值進行比較來判斷是否檢測到幀頭來實現定位。載波恢復采用數據輔助的方法，解調信號首先經過信號檢測模塊檢測到信號后，進行數據緩存，通過對同步頭的處理，得到頻偏初始估計值，然后啟動數據輔助鎖相環工作，利用512個的“1010”序列進行快速鎖定，512個之后采用通用的判決反饋環進行跟蹤。

1.3 高速LDPC編譯碼技術[10]

采用突發通信體制，收發占空比為10%，即發送50 μs，接收450 μs，突發符號速率達到150 Mbps，因此高速高效LDPC編譯碼碼長選取及并行編譯碼算法設計是需解決的關鍵技術。

影響LDPC編譯碼性能的主要因素主要有以下幾點：

① 構造LDPC碼的碼距是否夠長；

② 構造LDPC碼的校驗矩陣圍長(Girth)是否夠長；

③ LDPC譯碼算法的選擇。

因此，對校驗矩陣的構造和譯碼算法的設計至關重要的。

1.3.1 編碼器校驗矩陣構造設計

采用準循環(quasi-cyclic,QC)LDPC碼，其H矩陣為[8]：

式中，各子矩陣Ai,j是b×b的循環右移置換矩陣或者是b×b的0矩陣，n固定為24。由于循環置換矩陣Ai,j完全決定于偏移量，因此總可以用母矩陣Hb=[p(i,j)]m×n來表征校驗矩陣H，如果p(i,j)>0，則表示H矩陣中對應的Ai,j是右偏移量為p(i,j) 的置換矩陣；若p(i,j)=0 ，則表示Ai,j為單位陣；若p(i,j)<0(一般用-1來表示)，則表示Ai,j為全0矩陣[10]。

此設計的LDPC碼有以下特點：

① 描述簡單，特別適合硬件實現；

② 譯碼電路具有通用性，不同碼長下譯碼器的基本結構不變；

③ 編碼可采用移位寄存器電路快速實現；

④ 所有碼都是規則LDPC碼，不但易于實現，而且最小碼距大；

⑤ Error Floor低，無需再和其他編碼級聯使用。

因此，設計采用準循環LDPC碼，作為編譯碼實現方案。

1.3.2 譯碼算法設計

根據編碼采用的結構，譯碼算法可以采用NMSA算法。NMSA算法的執行是按照：更新R陣，接著更新Q陣，再更新R陣……這樣循環的順序來進行迭代的。其優點為更新R陣時用的是最新的Q陣信息，但是增加了很多等待時間。

為加快收斂速度，在硬件實現時，可以采用NMSA算法[10]的同步部分并行執行(S-NMSA)算法。S-NMSA算法的主要思想在于同時更新R陣和Q陣，其他方面和NMSA算法幾乎一致，可以說它就是NMSA算法的一種Turbo變型。它的優點是如果R陣和Q陣的更新分別是按照串行實現的，那么該算法迭代一次的時間僅僅是NMSA算法的一半。雖然R陣和Q陣的更新無法利用全新的Q陣和R陣信息，以致單純地從迭代次數上看，該算法的收斂速率大大低于NMSA算法。不過在相同的時間內，該算法可以比NMSA算法獲得多一倍的迭代次數，這可彌補它收斂速度慢的缺點。譯碼總體結構框圖如圖8所示。

圖8 譯碼器模塊劃分

1.3.3 仿真測試及結果

為驗證所設計LDPC碼的合理性，對其性能進行仿真，采用定點的乘性修正最小和NMSA算法，迭代次數為20次。編碼方式為1/2，3/4，仿真結果如圖9和圖10所示。

圖9 碼率為1/2下所設計的LDPC碼迭代性能

圖10 碼率為3/4下所設計的LDPC碼迭代性能

本文完成了多種碼率(1/2，3/4，7/8)及碼長(1 008，2 016，4 032，8 064)的LDPC編碼和解碼功能，通過在數字部分加入高斯白噪聲，對不同譯碼迭代次數(10，15，20)的編碼增益進行自環測試。

通過試驗測試，采用碼長為8 064 bit，碼率為3/4和1/2的2種LDPC碼碼字，在迭代20次后可以提供>8 dB的編碼增益，單路譯碼速率達到80 Mbps,兩路并行的情況下，譯碼速率超過150 Mbps,滿足技術要求。

2 實驗驗證

在實驗平臺上實現了突發速率為150 Msps的QPSK和8PSK、糾錯編譯碼為LDPC(1/2,3/4)的通信系統數據發送與接收，并進行了自測，測試結果如表2所示。

表2 傳輸性能測試記錄表

達到的技術指標：

① 突發調制解調方式：QPSK、8PSK；

② 信道編譯碼：LDPC1/2(QPSK)，LDPC3/4(8PSK)；

③ 傳輸速率： 20 Mbps(QPSK)，40 Mbps(8PSK)；(占空比10%條件下)

④ 傳輸性能：QPSK，LDPC1/2，Eb/N0=5.5 dB情況下，誤碼率優于10-6。

8PSK，LDPC3/4，Eb/N0=9.5 dB情況下，誤碼率優于10-6。

3 結束語

根據雷達系統和通信系統特點，設計了一種半雙工高速突發通信體制。根據高速突發體制特點，完成基于數據輔助的信號快速檢測及定時估計及基于數據輔助的載波恢復算法設計，解決解調器載波快速捕獲跟蹤問題。完成高效LDPC編碼器校驗矩陣的設計及LDPC譯碼算法的仿真及實現，編譯碼速率超過150 Mbps。搭建了數據傳輸鏈路發送與接收驗證平臺，完成了相關模塊的軟件設計驗證，實現了突發速率150 Msps的通信系統收發。

對利用雷達系統進行通信及數據傳輸提出了一種可行方案，為雷達通信一體化的發展和建設提供技術借鑒。