剛撓印制板高速信號布線設計研究

鮮明

【摘要】??? 通過某剛撓印制板上高速信號線走線設計研究，解決剛撓印制板高速信號傳輸的阻抗匹配、信號完整性及電磁干擾等瓶頸問題。

【關鍵詞】??? 剛撓印制板??? 高速信號線??? 阻抗匹配??? 信號完整性

前言

隨著裝備用戶對設備小型化的要求越來越高，產品研制過程中剛撓印制板應用已非常廣泛，但都是利用剛撓印制板傳輸低速信號（信號速率≤100Mbps）。利用剛撓印制板傳輸高速信號（信號速率≥400Mbps），調研國內印制板廠家來看，該技術多數應用于商業消費領域，在其他行業應用較少。

剛撓印制板傳輸高速信號的瓶頸在于信號在撓性區域及剛撓結合處的信號完整性問題：高速信號在撓性區域傳輸時因阻抗匹配易造成噪聲問題，比如振鈴、反射及衰減等;高速信號在穿越剛撓結合區域時易產生未知的信號突變。

針對以上問題，我們的設計研究必須保證高速信號線傳輸的阻抗匹配及防止信號突變。

高速信號線板間傳統傳輸方式

電纜連接

板與板之間連接的高速信號全部用外置電纜連接進行傳輸。電纜體積較大，會大量占據本來就狹小的設備空間，而且增加設備重量，非常不利于小型化設計。大量電纜線纏繞又影響工藝走線美觀和造成EMI電磁干擾等諸多問題;同時在振動沖擊較大的惡劣環境下，電纜與普通剛板之間的焊接存在焊點斷裂等隱患。

連接器連接

多個模塊子板通過連接器與背板連接來傳輸高速信號。這種方式的連接質量很大程度上依賴于連接器的質量，如果連接器質量不穩定的話，在熱沖擊和振動沖擊的環境下在連接器處很容易引起接觸不良和信號傳輸失真，尤其對高速信號來說這種影響即為嚴重。

剛撓印制板高速信號線布線需求

某項目提出以剛撓印制板做母板傳輸3.125Gbps等高速差分信號在內的多類型信號。

隨著此類設計需求的增多，迫切需要進行高速剛撓印制板設計研究，以解決工程應用問題，并推廣應用。該技術主要應用于有減量和減小體積要求的小型化設備，尤其適用于航空、航天及彈載、箭載等熱沖擊振動沖擊環境惡劣的領域。

布線設計技術

本次我們選取的研究對象為某型號母板。該母板涵蓋300Mbps、1Gbps及3.125Gbps等多種高速差分信號，且信號傳輸環境復雜，成品板剛板層數高達16層（撓板層數高達8層），因此選取該母板作為我們的研究對象具有非常典型的意義。

調研印制板加工廠家，分析剛撓板設計規范，提煉高速信號阻抗匹配要求

分析剛撓印制板設計標準規范，提煉與高速信號線相關的內容，目前行業內高速剛撓印制板加工最高可以做到24層。

剛撓板阻抗影響因素主要包括：疊層結構、介電常數、介質厚度、銅厚、銅箔類型、線寬及間距等。

總體方案設計

本次設計為某型號母板。該設備機箱結構緊湊，減重要求高，震動環境惡劣，系統分支多，該母板總共由四個模塊組成，模塊之間連接關系復雜。以往常規做法是各模塊分別設計，最后通過電纜在母板上進行對接和調試。這樣做設備體積難以減小且重量難以減輕，布線較多，用導線進行連接，焊接難度大，可靠性也不高。

對此，我們采用剛撓印制板對母板進行一體化設計，將原來采用電纜或光纖的部分全部采用撓性板來替代，即母板會根據結構空間位置伸出三個分支剛撓印制板，大量的電纜使用薄薄的三個分支剛撓印制板就可完全代替，不僅節約了結構空間，更大大簡化了整體設計思路，同時還可將不同類型和頻率的信號分門別類地布線，大大減小了相互干擾，提高了產品可靠性。

該剛撓印制板總體方案設計的三維空間模型如圖 1所示。

詳細設計

對板上傳輸的信號種類進行梳理，既有4Mbps，又有300Mbps、1Gbps及3.125Gbps等高速差分信號，且這些高速信號在傳輸過程中將多次穿越不同的剛撓結合區域，因此易造成嚴重的信號完整性問題：一為高速信號在撓性區域傳輸時因阻抗匹配易造成噪聲問題，比如振鈴、反射及衰減等;二為高速信號在穿越剛撓結合區域時易產生未知的信號突變。

根據電路設計要求梳理高速信號種類。

3.125Gbps、1Gbps及300Mbp三種差分信號屬于高速敏感信號，若設計不合理，易造成嚴重的信號完整性問題，是本次研究重點關注對象。

高速信號線詳細布線設計

高速差分線阻抗嚴格控制為100Ω±10%（包含撓性區域）。

高速差分線在傳輸路徑上跨越不同的剛撓結合區域時走線寬度和間距避免突兀過渡，同時采用平滑走線變化設計，避免信號突變。

高速差分線傳輸路徑上避免打過孔、合理的疊層設置、加工時采用壓沿銅箔這種延展性好的材料來加工及撓板張與張之間不粘接，保證彎折性。

結束語

普通剛撓印制板在機載、船載、彈載、星載及箭載等各類平臺已經得到大量工程化應用。后期經過環境適應性實驗后，高速剛撓印制板將在機載、船載、彈載、星載及箭載等平臺得到工程化推廣應用。

參? 考? 文? 獻

[1] 申德駿，譚超.多層印制板疊層設計對信號完整性的影響研究.電子設計工程，2015，15（05）：154-157.

[2] 陳世金，鄧宏喜，楊詩偉等.銅箔質量對印制板阻抗線寬控制失效影響分析.印制電路信息，2014，12（02）：51-54.