基于FPGA的彈姿測(cè)試數(shù)字陀螺儀關(guān)鍵技術(shù)研究

姜海洋，秦 麗，李 杰，楊文卿，胡陳君，許廷金，張海鵬

(1.中北大學(xué) 儀器與電子學(xué)院 動(dòng)態(tài)測(cè)試技術(shù)省部共建國家重點(diǎn)實(shí)驗(yàn)室培育基地， 太原 030051；2.蘇州中盛納米科技有限公司， 江蘇 蘇州 215123)

隨著現(xiàn)代戰(zhàn)爭(zhēng)的快速發(fā)展，高科技武器裝備在軍事武器領(lǐng)域得到了廣泛的應(yīng)用。制導(dǎo)炮彈作為高技術(shù)武器裝備的重要代表，具有電子化、數(shù)字化、小型化、智能化的重要特點(diǎn)[1]。由于彈體飛行具有滾轉(zhuǎn)角速率遠(yuǎn)高于偏航和俯仰角速率的特點(diǎn)，而常用三軸陀螺儀普遍量程一致，應(yīng)用在彈姿測(cè)試中會(huì)導(dǎo)致滾轉(zhuǎn)角量程不足或偏航、俯仰角量程過剩的問題，從而影響測(cè)試精度[2]。使用單軸MEMS陀螺儀組合，可以解決各軸量程需求不一致問題。但是傳感器的輸出值略有差異，即每套陀螺組合不盡相同[3,4]。同時(shí)由于安裝誤差和傳感器溫度特性不同等問題，導(dǎo)致組合后的三軸陀螺儀測(cè)試精度無法達(dá)到預(yù)期測(cè)量精度[5]。針對(duì)以上問題提出了一種新型的數(shù)字陀螺儀設(shè)計(jì)方案，可適應(yīng)彈姿測(cè)試需求環(huán)境，具有標(biāo)準(zhǔn)化，簡(jiǎn)單化的特點(diǎn)。

1 彈姿測(cè)試數(shù)字陀螺儀總體設(shè)計(jì)方案

該彈姿測(cè)試數(shù)字陀螺儀設(shè)計(jì)原理為同步采集三軸微慣性MEMS陀螺儀模擬量信息，通過模數(shù)轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字量經(jīng)過FPGA緩存并實(shí)時(shí)解析處理，最后通過RS-422差分串行接口將三軸轉(zhuǎn)速信息實(shí)時(shí)以數(shù)字量型式輸出。

微慣性測(cè)量單元主要由成本低且可靠性高的單軸模擬MEMS陀螺儀組成，可根據(jù)實(shí)際射彈各飛行姿態(tài)角速度變化范圍靈活配置合適指標(biāo)的傳感器，選擇性多，適配性強(qiáng)，適用高動(dòng)態(tài)測(cè)試環(huán)境[6]。結(jié)構(gòu)體積為15 mm×15 mm×15 mm，適用于空間有限的彈載動(dòng)態(tài)參數(shù)測(cè)試環(huán)境。

數(shù)據(jù)采集解析傳輸系統(tǒng)具有體積小，采集精度高的特點(diǎn)，且能夠?qū)崟r(shí)解析并輸出角速度信息，可適應(yīng)制導(dǎo)炮彈的使用環(huán)境。針對(duì)溫度對(duì)MEMS陀螺儀的影響以及安裝誤差，嵌入了全溫域的溫度補(bǔ)償模型和安裝誤差角補(bǔ)償模型，利用FPGA進(jìn)行數(shù)據(jù)解析計(jì)算，使測(cè)量精度大大提高。并且以IEEE754標(biāo)準(zhǔn)的float單精度浮點(diǎn)型數(shù)字量型式輸出三軸角速度信息，方便接收系統(tǒng)使用，無需對(duì)數(shù)據(jù)進(jìn)行復(fù)雜的解析過程，減小后續(xù)解算工作量，相對(duì)模擬量和其他數(shù)字陀螺儀具有較好的交互性，實(shí)現(xiàn)了姿態(tài)信息簡(jiǎn)單化、標(biāo)準(zhǔn)化輸出的要求。由于數(shù)據(jù)解析過程復(fù)雜，數(shù)據(jù)流量大，利用FPGA多級(jí)乒乓操作以減小高速數(shù)據(jù)流對(duì)緩存空間及速度的壓力[7-9]。數(shù)據(jù)采集解析傳輸系統(tǒng)主要圍繞FPGA為核心進(jìn)行設(shè)計(jì)，由電源模塊、信號(hào)調(diào)理模塊、ADC采集模塊、FPGA控制解析模塊及RS-422差分串行輸出模塊組成。PCB板面積為30 mm×30 mm。數(shù)據(jù)采集解析傳輸系統(tǒng)總統(tǒng)設(shè)計(jì)如圖1所示。

2 彈姿測(cè)試數(shù)字陀螺儀硬件設(shè)計(jì)

2.1 ADC采集電路設(shè)計(jì)

ADC的輸入通道有兩種模式，單端輸入和差分輸入，單端輸入方式的基準(zhǔn)為公共GND，具有電路設(shè)計(jì)簡(jiǎn)單的特點(diǎn)，同時(shí)存在輸入端信號(hào)易受干擾以及抗干擾能力差等問題。差分輸入方式的基準(zhǔn)為電路中的基準(zhǔn)電壓，雖然電路設(shè)計(jì)較于單端輸入相對(duì)復(fù)雜，但是能夠抑制差模干擾和EMI(電磁干擾)。為了保證采集的準(zhǔn)確性，該設(shè)計(jì)采用了差分輸入方式。ADC采集模塊選用TEXAS INSTRUMENTS公司的模數(shù)轉(zhuǎn)換器ADS8365[10]。ADS8365配置電路如圖2所示。ADS8365具有6個(gè)全差分輸入通道，供電電壓為5 V，選擇基準(zhǔn)標(biāo)準(zhǔn)2.5 V作為基準(zhǔn)電壓，可采集0～5 V輸入范圍的模擬量信息。由于多數(shù)MEMS慣性傳感器的輸出范圍在5V以內(nèi)，因此ADS8365符合實(shí)際應(yīng)用需求。在各差分輸入前端依次加入750 Ω的平衡電阻，使得阻抗匹配。在每對(duì)ADS8365的差分輸入間添加20 pF的去耦電容抑制差模干擾。

圖1 數(shù)據(jù)采集解析傳輸系統(tǒng)總統(tǒng)設(shè)計(jì)

圖2 ADS8365配置電路

2.2 FPGA控制解析電路設(shè)計(jì)

彈姿測(cè)試數(shù)字陀螺儀系統(tǒng)可實(shí)現(xiàn)實(shí)時(shí)以數(shù)字量的型式輸出三個(gè)正交方向的轉(zhuǎn)速信息，便于接收方使用。FPGA作為主控芯片具有良好的時(shí)序控制特性，并能夠進(jìn)行實(shí)時(shí)解析三軸陀螺儀輸出的模擬量信息。XILINX公司生產(chǎn)的SPARTAN-6系列的FPGA新增加了DSP slice單元，可便于實(shí)現(xiàn)基本運(yùn)算功能，因此選擇了SPARTAN-6系列的XC6SLX16-2FTG256C作為控制解析的核心芯片[11-12]。FPGA數(shù)據(jù)流向如圖3所示。利用FPGA控制ADS8365進(jìn)行采集，ADC將采集到的數(shù)據(jù)通過16位并口方式傳輸?shù)紽PGA中，F(xiàn)PGA對(duì)采集到的數(shù)據(jù)進(jìn)行解析處理，最后通過控制RS-422差分串行輸出模塊將三軸陀螺儀數(shù)據(jù)以115 200 bps的速度傳出。

圖3 FPGA數(shù)據(jù)流向示意圖

3 彈姿測(cè)試數(shù)字陀螺儀軟件設(shè)計(jì)

3.1 模擬信息解析軟件設(shè)計(jì)

系統(tǒng)應(yīng)用FPGA作為數(shù)據(jù)解析核心芯片，隨著FPGA的性能增強(qiáng)，集成度提高及功能逐漸多元化，應(yīng)用領(lǐng)域也從傳統(tǒng)的時(shí)序控制轉(zhuǎn)換到數(shù)字信號(hào)處理等相關(guān)領(lǐng)域中。本次設(shè)計(jì)將運(yùn)用到FPGA的時(shí)序控制和數(shù)字信號(hào)處理功能。將ADS8365采集的數(shù)據(jù)通過16位并口傳輸?shù)紽PGA中。ADS8365采集精度為16bit，每?jī)蓚€(gè)字節(jié)十六進(jìn)制數(shù)為一路有效數(shù)據(jù)，將有效數(shù)據(jù)用兩個(gè)FIFO進(jìn)行乒乓緩存操作，然后重新組合成一路有效數(shù)。將單路有效數(shù)據(jù)代入ADS8365的模擬量和數(shù)字量的理想轉(zhuǎn)換特性公式可得到各軸向陀螺儀的實(shí)際輸出電壓值。轉(zhuǎn)換表達(dá)式為

(1)

式中：da為各軸陀螺儀實(shí)際輸出電壓值(十進(jìn)制數(shù))；d為實(shí)際采集到的有效數(shù)據(jù)轉(zhuǎn)換的十進(jìn)制數(shù)(兩位十六進(jìn)制數(shù)轉(zhuǎn)換后得)，單位為V。

由于轉(zhuǎn)換公式中的數(shù)據(jù)基本算法和數(shù)據(jù)格式各有不同，為了節(jié)約FPGA中DSP slice的資源且方便程序編寫，將每步數(shù)據(jù)運(yùn)算拆分計(jì)算。

第一步為整數(shù)加法運(yùn)算d+32 768，此為整數(shù)運(yùn)算。

第二步為整數(shù)除法取余運(yùn)算，已知d最大為65 535，可得第一步運(yùn)算結(jié)果的范圍是32 768～98 303，運(yùn)算結(jié)果最大位數(shù)為17位，除數(shù)的二進(jìn)制位數(shù)為16位，因此在定義余數(shù)位數(shù)為16位。

第三步為整數(shù)乘法運(yùn)算，乘數(shù)5的位數(shù)為3，根據(jù)第二步結(jié)果得第三步輸出結(jié)果定義為19位。

第四步為整數(shù)除法運(yùn)算，根據(jù)第三步運(yùn)算結(jié)果則定義商的位數(shù)為19位，余數(shù)結(jié)果為16位。但是由于實(shí)際計(jì)算情況可知整數(shù)范圍為0～5 V，所以定義商位數(shù)應(yīng)為3位，節(jié)約運(yùn)算資源。

3.2 全溫域溫度補(bǔ)償模型設(shè)計(jì)

將集成好的三軸模擬MEMS陀螺儀慣性組合系統(tǒng)固定在GDL3-WD-ZB三軸位置速率搖擺溫控轉(zhuǎn)臺(tái)內(nèi)，調(diào)節(jié)轉(zhuǎn)臺(tái)溫度依次穩(wěn)定在-35 ℃、-25 ℃、-15 ℃、0 ℃、20 ℃、35 ℃、45 ℃、55 ℃的溫度下，分別代表-40～-30 ℃ ℃、-30～-20 ℃、-20～-10 ℃、-10～10 ℃、10～30 ℃、30～40 ℃、40～50 ℃、50～60 ℃的使用溫域，使得組合系統(tǒng)各軸向傳感器在各溫域下進(jìn)行標(biāo)定，并且利用陀螺儀自帶的溫度傳感器進(jìn)行溫度值的校準(zhǔn)。得到全溫域下的零位及標(biāo)度因數(shù)矩陣。正交的各軸理想溫度補(bǔ)償模型為

(2)

式中：UTx為陀螺儀實(shí)際輸出電壓值(十進(jìn)制數(shù))，單位為V；KTx為陀螺儀在某溫域下的標(biāo)度因數(shù)(十進(jìn)制數(shù))；ω為實(shí)際的角速度物理量(十進(jìn)制數(shù))，單位為(°)/s；U0Tx為陀螺儀在某溫域下的標(biāo)準(zhǔn)零位(十進(jìn)制數(shù))，單位為V。

3.3 安裝誤差角補(bǔ)償模型設(shè)計(jì)

由于有安裝誤差角的存在，標(biāo)定過程中非旋轉(zhuǎn)軸的輸出值不為零位值，因此上述理想的溫度補(bǔ)償模型應(yīng)嵌入安裝誤差角補(bǔ)償模型。在全溫域下進(jìn)行標(biāo)定處理時(shí)將式(2)應(yīng)用到三軸陀螺儀的轉(zhuǎn)換，其表達(dá)式為

(3)

式中各變量均為式(2)中的矩陣型式，意義相同。

標(biāo)度因數(shù)矩陣和標(biāo)準(zhǔn)零位矩陣是三軸陀螺儀固有定量，需要通過對(duì)所采集的三軸陀螺儀傳感器進(jìn)行標(biāo)定處理來得到，應(yīng)用三軸位置速率搖擺溫控轉(zhuǎn)臺(tái)在重力場(chǎng)作用下進(jìn)行多速率標(biāo)定試驗(yàn)。

三軸陀螺儀系統(tǒng)實(shí)際輸出量為ωX、ωY、ωZ，因此應(yīng)對(duì)式(3)進(jìn)行處理可得

(4)

將理想全溫域補(bǔ)償模型與安裝誤差補(bǔ)償模型融合后得到各軸陀螺儀轉(zhuǎn)換表達(dá)式

ωX=k11Tx(UX-UX0Tx)+k12Tx(UY-UY0Tx)+k13Tx(UZ-UZ0Tx)

ωY=k21Tx(UX-UX0Tx)+k22Tx(UY-UY0Tx)+k23Tx(UZ-UZ0Tx)

ωZ=k31Tx(UX-UX0Tx)+k32Tx(UY-UY0Tx)+k33Tx(UZ-UZ0Tx)

(5)

式中：kxyTx為某溫域下標(biāo)度因數(shù)矩陣逆矩陣中對(duì)應(yīng)x行y列位置的值；UX0Tx、UY0Tx、UZ0Tx為某溫域下的各軸陀螺儀零點(diǎn)。

為了節(jié)省DSP slice單元，提高計(jì)算效率，首先將已知的各溫域下的kxyTx矩陣和零位矩陣預(yù)存，每次進(jìn)行數(shù)據(jù)解析前先判斷溫域范圍，隨后提取該溫域下的kxyTx矩陣和零位矩陣進(jìn)行數(shù)據(jù)解析。補(bǔ)償數(shù)據(jù)解析部分同樣采用分步計(jì)算的方法編寫程序。為了實(shí)現(xiàn)信息簡(jiǎn)單化、標(biāo)準(zhǔn)化輸出，將輸出的ωX、ωY、ωZ定義為IEEE754標(biāo)準(zhǔn)float單精度浮點(diǎn)數(shù)型式，1位符號(hào)位，8位指數(shù)位，23位尾數(shù)位。

3.4 FPGA多級(jí)乒乓操作緩存設(shè)計(jì)

ADC采集部分的采樣率設(shè)置為1 kHz，且計(jì)算過程較為復(fù)雜，數(shù)據(jù)流量較大。系統(tǒng)將選用2個(gè)16位和4個(gè)32位，深度均為1 k的異步FIFO進(jìn)行數(shù)據(jù)緩存，以緩解高速數(shù)據(jù)流的傳輸壓力。多級(jí)乒乓操作緩存如圖4所示。將ADC采集的有效數(shù)據(jù)在進(jìn)行數(shù)據(jù)處理前應(yīng)用乒乓操作進(jìn)行緩存，三軸數(shù)據(jù)解析后的物理量信息進(jìn)行超乒乓緩存，經(jīng)過數(shù)據(jù)預(yù)處理后再一次緩存，最后經(jīng)過串口模塊輸出至上位機(jī)。

圖4 多級(jí)乒乓操作緩存示意圖

4 試驗(yàn)驗(yàn)證

為了驗(yàn)證系統(tǒng)的準(zhǔn)確性，系統(tǒng)安裝在三軸位置速率搖擺溫控轉(zhuǎn)臺(tái)內(nèi)隨轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)，上電開始以1 kHz采樣率實(shí)時(shí)采集并輸出三軸陀螺儀慣性組合角速度信息。同時(shí)采集微慣性組合單元原始信息進(jìn)行對(duì)比試驗(yàn)。各軸在轉(zhuǎn)臺(tái)-40～60 ℃的溫度分別以±400(°)/s、±300(°)/s、±200(°)/s、±100(°)/s、±50(°)/s、0(°)/s、的轉(zhuǎn)速轉(zhuǎn)動(dòng)，且每個(gè)狀態(tài)保持60 s。轉(zhuǎn)臺(tái)試驗(yàn)現(xiàn)場(chǎng)如圖5所示。將上位機(jī)接收到的數(shù)據(jù)信息畫出圖像，圖6所示為x軸陀螺轉(zhuǎn)速信息，圖7所示為y軸陀螺轉(zhuǎn)速信息，圖8所示為z軸陀螺轉(zhuǎn)速信息。

圖5 轉(zhuǎn)臺(tái)試驗(yàn)現(xiàn)場(chǎng)

圖6 x軸陀螺轉(zhuǎn)速信息

圖7 y軸陀螺轉(zhuǎn)速信息

圖8 z軸陀螺轉(zhuǎn)速信息

將理論值分別與微慣性組合單元原始信息未經(jīng)補(bǔ)償?shù)慕撬俣群脱a(bǔ)償后的輸出值進(jìn)行對(duì)比，結(jié)果如表1所示。通過表1可看出補(bǔ)償效果良好，補(bǔ)償后各軸測(cè)量誤差均可達(dá)到0.2(°)/s以內(nèi)。符合該三軸陀螺儀慣性組合單元的預(yù)研性能指標(biāo)。通過上述x軸、y軸和z軸的轉(zhuǎn)速信息圖像中可看出非旋轉(zhuǎn)軸的轉(zhuǎn)速值接近0(°)/s，同樣可判斷經(jīng)過補(bǔ)償處理后的三軸陀螺儀輸出準(zhǔn)確性較高，正交性較好，驗(yàn)證了該系統(tǒng)的準(zhǔn)確性。

表1 理論值與補(bǔ)償前后對(duì)比結(jié)果

5 結(jié)論

課題組提出的基于FPGA的彈姿測(cè)試數(shù)字陀螺儀設(shè)計(jì)方案能夠根據(jù)彈丸實(shí)際需求靈活更換具體軸向傳感器，系統(tǒng)設(shè)計(jì)體積小，適配性高，可適應(yīng)高動(dòng)態(tài)彈載環(huán)境。該系統(tǒng)嵌入全溫域溫度補(bǔ)償及安裝誤差角補(bǔ)償模型算法，利用FPGA實(shí)時(shí)準(zhǔn)確解析并以IEEE754標(biāo)準(zhǔn)的float單精度浮點(diǎn)數(shù)型式輸出三軸角速度信息，實(shí)現(xiàn)了信息輸出簡(jiǎn)單化、標(biāo)準(zhǔn)化的要求。經(jīng)過試驗(yàn)實(shí)際測(cè)量值與理論值對(duì)比可驗(yàn)證系統(tǒng)測(cè)量準(zhǔn)確度高，使用方便，可達(dá)到設(shè)計(jì)預(yù)研目標(biāo)。