基于P2020的嵌入式主控單元的硬件開發

牛利民

摘要：本文提出了基于P2020的嵌入式主控單元的硬件設計方案，對主控單元的工作原理進行了說明并對主要模塊進行了介紹。該模塊已經在實際項目中應用，結果表明該板卡能力突出，工作穩定。

關鍵詞 主控單元 P2020 啟動配置

嵌入式主控單元主要功能是承載Vxworks操作系統，主控軟件，并負責對業務板卡、信道板卡、交換板卡等其他板卡進行配置、數據交換，以及人機接口，外部接口進行交互功能等。該主控單元具有集成度高、處理能力強、功耗低、擴展性好、環境適應性強等優點，基本功能框圖見圖1，其中CPU以飛思卡爾的P2020NXE2KFC為核心處理器;內存選用4片256MB /片DDR3 SDRAM;Flash選用64MB Nor FLASH（存放boot程序、操作系統）和16GB Nand FLASH（存放應用程序）;千兆以太網物理層控制芯選用兩片88E1111，其中一路作為調試網口，一路經母板接交換板;顯示控制部分由Xilinx Spartan6 FPGA 、顯示控制芯片GPU S1D13513構成;外圍接口部分包括串口擴展芯片、兩路千兆以太網通過CPCI高速接插件經母板接其他板卡。

1 P2020簡介

P2020采用45nm工藝，適用于聯網、電信、軍事以及工業領域中的各種應用，最高可實現1.2 GHz雙核工作主頻。P2020主要特點有：雙核高性能Power Architecture e500核心，36位物理尋址，800 MHz至1.2 GHz時鐘頻率;三個10/100/1000 Mbps增強型三速以太網控制器，支持RGMII、SGMII接口;支持64位DDR2/DDR3 SDRAM存儲器控制器。

2 P2020的Local Bus與外設互聯

Local Bus總線一般采用數據/地址線復用的形式，使用時需要將總線的數據和地址分離出來再分別接到目標器件的數據和地址端口， 需要通過 Buffer 起來來進行驅動和隔離，通過用信號鎖存器SN74ALVCH16373 來分離總線中的數據和地址。Local Bus總線上的數據讀寫采用異步傳輸模式對FPGA、顯控GPU、串口擴展芯片進行數據讀寫。

需要注意的是P2020采用大端模式，外部設備采用小端模式，所以在使用大端模式總線連接外部器件時需要將地址線進行倒序，即最高位地址線與外部器件的最低地址位相連，最低地址位地址線與外部器件的最高地址位相連，其他依次連接。

3主控板電源設計

主控板實際功耗隨環境溫度變化有所不同，在常溫下工作5W，在高溫環境65℃下工作8W，本設計中可以提供寬輸入直流電平5V～15V，板卡內需要提供3.3V、2.5V、1.35V、1.05V、1.2V。板卡選用的是ZL6105ALAF，LTM4644，LTC3617，其中特別推薦LTC3617，該器件能夠為DDR3產生一個總線終端電壓。可在VTT和VTTR上分別提供了？A （供應 / 吸收）的輸出電流能力。

4 P2020的啟動配置

P2020的內核時鐘，DDR3工作時鐘， CPU總線時鐘等的設置是靠上下拉CPU的配置引腳來實現的。

P2020啟動時需要注意是：硬啟動是需要按一定時序來進行的，所以一般會借助FPGA來完成時序的控制。其中復位信號HRESET必須先高-后低-再高電平，不然無法正常啟動。

5結論

本文詳細介紹了基于P2020處理器的主控單元的硬件設計方案，該板卡已經應用在多個系統的綜合通信平臺上，在實際應用中表現出良好的穩定性，對PowerPC在嵌入式系統中開發應用具有較高的參考價值。

參考文獻

[1] Freescale Semiconductor ，P2020 QorIQ Integrated Processor Reference Manual[M].2012

[2] 胡陽.基于POWERPC的嵌入式無線通信控制單元設計[D].北京：北京郵電大學，2015.

[3] 夏航，汪溢.基于多核處理器P2020的綜合數據處理模塊設計及應用[J].航空電子技術，2012.