劉 帥
隨著SoC無線通信技術的發展,接收機前端模擬電路面臨著低功耗、小型化和可編程的迫切需求。模擬前端的帶通濾波器和可變增益放大器芯片對于提升接收機系統的靈敏度、穩定性起到了至關重要的作用[1]。設計良好的濾波器和可變增益放大器芯片能夠抑制較強的帶外干擾信號、鏡像頻率信號,放大帶內所需信號幅度,從而降低后級模數轉換器ADC的帶寬和分辨率要求[2]。本文所研究設計的是應用于各類接收機中的重要模塊—集成高線性增益的可編程帶通濾波器。
芯片整體結構由預失真衰減器、輸入緩沖器、輸出緩沖器、偏置電路、數字控制電路等構成,圖中只顯示了模擬信號通路。預失真衰減器對信號進行0/8dB衰減,避免進入后級的信號功率過大導致器件飽和。第2級電路是輸入緩沖器,用于隔離衰減器和第3級帶通濾波器,避免衰減器阻抗變化對于濾波器的牽引影響。第3—5級電路為3階可編程切比雪夫帶通濾波器,提供高達50dB的帶外抑制和最高45dB可調增益。第6級是輸出緩沖器,可以為ADC提供足夠的驅動能力,減小ADC采樣尖峰,滿足ADC最佳采樣幅度要求,完成對信號的濾波和放大處理。
有源帶通濾波器類型選用切比雪夫型,優點是相同的階數,切比雪夫相比巴特沃斯性帶通濾波器具有更窄的過渡帶帶寬,更優的幅頻響應。但是切比雪夫帶通濾波器帶內存在幅度固定、次數與濾波器階數相等的等紋波抖動[1]。
首先需要確定濾波器階數。利用公式(1)、(2)初步確定低端和高端兩個過渡帶的陡度。為中心頻率(),是指定的帶外抑制頻率點。

已知陡度和阻帶衰減量,利用切比雪夫帶通濾波器階數計算公式(3),可得到滿足邊帶抑制度和帶寬值要求下帶通濾波器所需的最小階數。其中是歸一化阻帶最小衰減,為50dB,是歸一化通帶最大衰減,為1dB,是上面計算的陡度值,選擇較小的值代入計算,可以得到n=2.9,向上取整數為3。已知1階帶通濾波器的傳遞函數如公式(4)所示。高階帶通濾波器傳遞函數是由多個帶通濾波器傳遞函數相乘得到。


現在已知3階帶通濾波器的傳遞函數,通過查表法,得到3階帶通濾波器極點,然后計算每一節濾波器中心頻率、品質因數Q等參數。查表得到一對共軛復極點,通過公式(5)-公式(8)可以得到每個濾波器的中心頻率和品質因數。

本文中濾波器結構選取Tow-Thomas類型的雙二次型濾波結構。它的反饋環路比較少,穩定性更好,并且易于調諧。電路由一個帶損耗的積分器,一個無損耗積分器及一個反相器構成,帶損耗的積分器中R3產生損耗主要用于防止電路震蕩,設計時調整R3使整個環路穩定,傳遞函數為公式(9)。

為實現帶寬、中心頻率和增益的可編程調整,需要對上述的器件參數進行變成調整。如果選取的電阻值R比較大,那么電阻R的熱噪聲會增加整個濾波器的等效輸出噪聲。如果選取的電阻R比較小,那么相應的電容值C會增大,C的增大會增大運算放大器的負載,為了有足夠的相位余量,需要增加運放的跨導,在電源電壓和過驅動電壓一定的情況下,只能增加電路的電流來實現,因此導致整體功耗增大。所以R取值不能太大或者太小,因此只能根據經驗并且通過軟件仿真確定。
芯片中運放的關鍵指標是增益帶寬積、驅動能力和穩定性[5]。本文中運放結構包括放大器、偏置電路和共模反饋電路。輸入和輸出共模電平由共模反饋控制電路限定在1/2VDD。運放的非理想特性會導致濾波器的Q值降低,因此需要運放的增益帶寬積在一定的功耗要求下達到較大的值。再根據相位裕度的要求和負載大小確定米勒補償電容大小[5-6]。最終仿真運放的GBW可到973MHz,滿足使用需求。
使用矢網和萬用表對芯片進行測試,測量包括帶寬、帶外抑制、增益、功耗等。測試結果表明,本芯片可以實現可編程的貸通濾波器,帶外抑制度達到-55dBc@1/2fL和-55dBc@2*fH,功耗僅為30mA。國外的類似產品,有ADI公司的ADRF65xx系列芯片,該芯片可以實現可編程低通濾波和高線性增益。對比發現,ADRF65xx系列芯片的帶外抑制、帶內波動、增益范圍與本芯片相當,優勢在于可編程的濾波調諧范圍更寬,缺點是功耗大。因此本芯片是在接收機系統中對于功耗要求更加嚴格或者對于存在低端噪聲、干擾信號的情況更加適用。可編程的帶通濾波和高線性增益可以濾波基帶信號之外的大部分雜波干擾信號,提升信噪比,提升接收機系統的靈敏度,對于整機系統的總體性能提升有非常大的幫助。
設計了一款集成高線性增益的可編程帶通濾波器芯片,設計基于0.35umRFCMOS工藝。芯片集成了切比雪夫帶通濾波器、輸入緩沖級電路、輸出緩沖級電路、基準電路和數字控制電路,實現了1MHz±100kHz、2MHz±250kHz、5MHz±500kHz帶通濾波,增益范圍為-5~45dB,步進2dB,帶內波動0.8dB。基本滿足了工程應用需求。