高壓電解電容波峰焊放電擊穿板上芯片的機理研究及對策

王大波 施清清 李會超 宗巖

摘要：芯片失效作為困擾電子行業的難題，失效機理復雜，對于因生產現場環境造成的過電、靜電失效，環節無法鎖定。通過對高壓電解電容帶電插裝對印制電路板上芯片損傷分析，確定主板過波峰焊時錫面連錫短路導致高壓電解電容放電擊穿芯片的失效機理，并制定管控對策，有效降低芯片失效不良。

關鍵詞：芯片失效;高壓電解電容;擊穿;波峰焊;PcBA

0引言

隨著電子技術的發展，小型化、集成化的芯片被應用于各個領域，如何保證自身可靠性及產品質量成為芯片廠商不斷深入研究的熱點。但芯片因生產環境、使用環境苛刻，失效情況時有發生。目前業界已經識別到的失效原因分兩大類：①芯片本身制造缺陷;②生產現場不規范操作導致失效。業內常用的失效分析方法包括：芯片開封、X-Ray無損探傷、SEM掃描電鏡、EMMI偵測等。此類分析方法對于芯片制造缺陷，如晶元異常、金線綁定異常等能直觀判斷失效環節，但是對于因生產現場環境造成的EOS（過電應力）、ESD（靜電放電）卻難以鎖定失效點，給生產、產品質量改善帶來不便。

電解電容因容量大，廣泛應用于輸出濾波電路中，起儲能和濾波作用。高壓電解電容因其制造工藝及電子特性，在插裝前會殘留部分電壓，而殘留電壓對于電路板上半導體器件的影響一直被行業內電路設計者所忽略。學者針對高壓電解電容殘留電壓對芯片失效進行深入研究，并做了充分試驗驗證?！?br>